5-43MHz DC-Balanced 24-Bit FPD-Link II Serializer
製品の詳細
パラメータ
パッケージ｜ピン｜サイズ
特長
- 5MHz から43MHz の埋め込みクロックとDC バランス・モー
ドでの24:1 および1:24 のデータ伝送 - LVDS 出力上の外付け抵抗を介し、最長10m のシールド・
ツイストペア・ケーブルを駆動できるユーザー定義のプリエン
ファシス・ドライブ機能 - トランスミッタとレシーバの両方でユーザーが選択可能なパラ
レル・データのクロック・エッジ - AC 結合のデータ伝送をサポート
- トランスミッタとレシーバのそれぞれをパワーダウン制御
- レシーバの埋め込みクロックCDR ( クロックおよびデータ・リカ
バリ) はリファレンス・クロック不要 - すべてコード化されたRDL ( ランダム・データ・ロック) が活
線挿抜アプリケーションをサポート - LOCK 出力フラグによりレシーバ側のデータ品質を確保
- レシーバ側のRCLKとRDATAの間でバランスTSETUP/THOLD
- レシーバの調整可能PTO ( プログレッシブ・ターンオン) の
LVCMOS 出力により、EMIとSSO の影響を最小限に抑制 - At-Speed BIST 機能によりLVDS 伝送ラインを確認
- すべてのLVCMOS 入力および制御ピンに内部プルダウン
- トランスミッタとレシーバにPLL のオンチップ・フィルタ
- トランスミッタは48 ピンTQFP パッケージ、レシーバは64 ピン
TQFP パッケージで提供 - 純粋なCMOS 0.35µmプロセス
- 電源電圧範囲3.3V± 10%
- 温度範囲– 40 °C～＋ 105 °C
- 8kV 以上のHBM ESD 構造
- ISO 10605 ESD 認定取得およびAEC-Q100 準拠
- DS90C241/DS90C124との下位互換
概要
DS90UR241/124 チップセットは、24ビットのパラレル・バスをクロック情報を埋め込んだ完全にトランスペアレントなデータ/制御LVDS シリアル・データ列に変換します。1 つのシリアル・データ列では24ビット・パラレル・データ・バスで問題となるクロックとのスキュー を考慮する必要はないので、プリント基板やケーブルでの伝送が容易になります。あわせてプリント基板層数やケーブル幅、コネク タ・サイズとピン数などを低減できるため、コストを抑えられます。
DS90UR241/124 は、LVDS シグナリングを高速I/O に採用しています。LVDS が持つ低消費電力かつ低ノイズの伝送方式によ り、シリアル伝送において高信頼のデータ転送を可能にします。動作周波数範囲においてシリアライザの出力のエッジ・レートを最 適化することにより、EMIをさらに抑えられます。
加えて、このデバイスでは、プリエンファシス機能によって損失性のケーブルを使った長距離伝送での信号ブーストが可能です。 内部DC バランス・エンコーディング/ デコーディングの採用により、AC 結合したインターコネクトをサポートしています。ナショナル セ ミコンダクター独自のランダム・ロック機能により、ランダム化されたシリアライザのパラレル・データはデシリアライザ側でリファレンス・ クロックなしで再生されます。REFCLK は不要です。
技術資料
| 種類 | タイトル | 英語版のダウンロード | 日付 | |
|---|---|---|---|---|
| * | データシート | DS90UR241Q/124Q 5-43MHz DC バランス・モード24 ビットLVDSシリアライザおよびデシリアライザ データシート (Rev. M 翻訳版) | 最新の英語版をダウンロード (Rev.O) | 2011年 10月 5日 |
| アプリケーション・ノート | DS15BA101 & DS15EA101 Enable Long Reach Applications for Embedded Clock SER/DES | 2013年 4月 29日 | ||
| アプリケーション・ノート | LVDS Repeaters and Crosspoints Extend the Reach of FPD-Link II Interfaces | 2013年 4月 29日 | ||
| アプリケーション・ノート | AN-1807 FPD-Link II Display SerDes Overview | 2013年 4月 26日 | ||
| アプリケーション・ノート | AN-2068 DS90UR241/124 Spread Spectrum Tolerance Support | 2013年 4月 26日 | ||
| アプリケーション・ノート | Extending the Reach of a FPD-Link II Interface with Cable Drivers and Equalizers | 2013年 4月 26日 | ||
| ユーザー・ガイド | High Efficiency Portable Media Player (PMP) Dock Station User Guide | 2012年 1月 27日 | ||
| ユーザー・ガイド | DS90C241/DS90C124 FPD-Link II Embedded Clock LVDS SerDes EVK User's Guide | 2012年 1月 26日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
The SERDESUR-43 is an evaluation kit designed to demonstrate performance and capabilities of the DS90UR124 and DS90UR241 FPD-Link II Serializer/Deserializer Chipset.
The DS90UR241 Serializer board accepts LVCMOS input signals and provides single serialized FPD-LInk II LVDS data pair as an output. The (...)
設計ツールとシミュレーション
リファレンス・デザイン
設計ファイル
-
download TIDA-00137 BOM (DS90UR124).pdf (37KB) -
download TIDA-00137 BOM (DS90UR241).pdf (38KB)
CAD/CAE シンボル
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| TQFP (PFB) | 48 | オプションの表示 |