DS92LV0412

アクティブ

5 - 50 MHz Channel Link II Deserializer with LVDS Parallel Interface

トップ

製品の詳細

パラメータ

Function Deserializer Signal conditioning EQ Input EMI reduction SSCG, LVDS Outputs Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の ディスプレイ用 SerDes

パッケージ|ピン|サイズ

WQFN (RHS) 48 49 mm² 7 x 7 open-in-new その他の ディスプレイ用 SerDes

特長

  • 5-Channel (4 data + 1 clock) Channel Link LVDS Parallel Interface Supports 24-bit Data
    3-bit Control at 5 – 50 MHz
  • AC Coupled STP Interconnect up to 10 Meters in Length
  • Integrated Serial CML Terminations
  • AT–SPEED BIST Mode and Status Pin
  • Optional I2C Compatible Serial Control Bus
  • Power Down Mode Minimizes Power Dissipation
  • 1.8V or 3.3V Compatible Control Pin Interface
  • >8 kV ESD (HBM) Protection
  • -40° to +85°C Temperature Range
  • SERIALIZER – DS92LV0411

  • Data Scrambler for Reduced EMI
  • DC–Balance Encoder for AC Coupling
  • Selectable Output VOD and Adjustable De-Emphasis
  • DESERIALIZER – DS92LV0412

  • Random Data Lock; No Reference Clock Required
  • Adjustable Input Receiver Equalization
  • EMI Minimization on Output Parallel Bus (Spread Spectrum Clock Generation and LVDS VOD Select)

All trademarks are the property of their respective owners.

open-in-new その他の ディスプレイ用 SerDes

概要

The DS92LV0411 (serializer) and DS92LV0412 (deserializer) chipset translates a Channel Link LVDS video interface (4 LVDS Data + LVDS Clock) into a high-speed serialized interface over a single CML pair.

The DS92LV0411/DS92LV0412 enables applications that currently use the popular Channel Link or Channel Link style devices to seamlessly upgrade to an embedded clock interface to reduce interconnect cost or ease design challenges. The parallel LVDS interface also reduces FPGA I/O pins, board trace count and alleviates EMI issues, when compared to traditional single-ended wide bus interfaces.

Programmable transmit de-emphasis, receive equalization, on-chip scrambling and DC balancing enables longer distance transmission over lossy cables and backplanes. The Deserializer automatically locks to incoming data without an external reference clock or special sync patterns, providing easy “plug-and-go” operation.

The DS92LV0411 and DS92LV0412 are programmable though an I2C interface as well as by pins. A built-in AT-SPEED BIST feature validates link integrity and may be used for system diagnostics.

The DS92LV0411 and DS92LV0412 can be used interchangeably with the DS92LV2411 or DS92LV2412. This allows designers the flexibility to connect to the host device and receiving devices with different interface types, LVDS or LVCMOS.

open-in-new その他の ディスプレイ用 SerDes
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 5
種類 タイトル 英語版のダウンロード 日付
* データシート DS92LV0411/12 5 - 50MHz Ch Link II SER/DES with LVDS Parallel Interface データシート 2013年 4月 16日
アプリケーション・ノート How to Reduce EMI in LVDS SerDes Designs 2018年 11月 9日
アプリケーション・ノート DS15BA101 & DS15EA101 Enable Long Reach Applications for Embedded Clock SER/DES 2013年 4月 29日
ユーザー・ガイド LV04EVK01 Channel Link to Channel Link II Converter Evaluation Kit 2012年 2月 1日
ユーザー・ガイド Channel Link II Design Guide 2011年 1月 21日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$399.00
概要

The LV04EVK01 is an evaluation kit designed to demonstrate performance and capabilities of the DS92LV0421 and DS92LV0422 Channel Link II Serializer/Deserializer chipset.

The DS92LV0421 serializer board accepts LVDS input signals and provides a single serialized Channel Link II CML data pair as an (...)

特長

Contents:

  • One serializer board with the DS92LV0421
  • One deserializer board with the DS92LV0422
  • One 2-meter USB 2.0 Hi-SPEED cable assembly
  • Evaluation kit documentation

What the user needs to provide

  • A 24-bit data bus and clock source with LVDS outputs - for example a video generator
  • A data error checker or (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNLM129.ZIP (172 KB) - IBIS Model
シミュレーション・ツール ダウンロード

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (RHS) 48 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

Channel Link II & III SerDes for Imaging & Displays

TI's new Channel Link Ser/Des families combine high-speed video, clock, and bi-directional control signals over a single twisted wire pair.

投稿日: 06-Mar-2012
時間: 05:31

See TI's Channel Link Ser/Des

関連ビデオ