トップ

製品の詳細

パラメータ

Function Deserializer Signal conditioning EQ Input EMI reduction SSCG, Slew Rate Control Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の ディスプレイ用 SerDes

パッケージ|ピン|サイズ

WQFN (NKB) 60 81 mm² 9 x 9 open-in-new その他の ディスプレイ用 SerDes

特長

  • 24-Bit Data, 3–Bit Control, 5 to 50 MHz Clock
  • Application Payloads up to 1.2 Gbps
  • AC Coupled Interconnects: STP up to 10 m or
    Coax 20+m
  • 1.8 V or 3.3 V Compatible LVCMOS I/O Interface
  • Integrated Terminations on Ser and Des
  • AT-SPEED BIST Mode and Reporting Pin
  • Configurable by Pins or I2C Compatible Serial
    Control Bus
  • Power Down Mode Minimizes Power Dissipation
  • >8 kV HBM ESD Rating
  • SERIALIZER — DS92LV2411
    • Supports Spread Spectrum Clocking (SSC) on
      Inputs
    • Data Scrambler for Reduced EMI
    • DC-Balance Encoder for AC Coupling
    • Selectable Output VOD and Adjustable
      De-emphasis
  • DESERIALIZER — DS92LV2412
    • Random Data Lock; no Reference Clock
      Required
    • Adjustable Input Receiver Equalization
    • LOCK (Real Time Link Status) Reporting Pin
    • Selectable Spread Spectrum Clock Generation
      (SSCG) and Output Slew Rate Control (OS) to
      Reduce EMI
open-in-new その他の ディスプレイ用 SerDes

概要

The DS92LV2411 (Serializer) and DS92LV2412 (Deserializer) chipset translates a parallel 24–bit LVCMOS data interface into a single high-speed CML serial interface with embedded clock information. This single serial stream eliminates skew issues between clock and data, reduces connector size and interconnect cost for transferring a 24-bit, or less, bus over FR-4 printed circuit board backplanes, differential or coax cables.

In addition to the 24-bit data bus interface, the DS92LV2411/12 also features a 3-bit control bus for slow speed signals. This allows implementing video and display applications with up to 24–bits per pixel (RGB888).

Programmable transmit de-emphasis, receive equalization, on-chip scrambling and DC balancing enables long distance transmission over lossy cables and backplanes. The DS92LV2412 automatically locks to incoming data without an external reference clock or special sync patterns, providing easy “plug-and-go” or “hot plug” operation. EMI is minimized by the use of low voltage differential signaling, receiver drive strength control, and spread spectrum clocking capability.

The DS92LV2411/12 chipset is programmable though an I2C interface as well as through Pins. A built-in AT-SPEED BIST feature validates link integrity and may be used for system diagnostics.

The DS92LV2411 is offered in a 48-Pin WQFN and the DS92LV2412 is offered in a 60-Pin WQFN package. Both devices operate over the full industrial temperature range of –40°C to +85°C.

open-in-new その他の ディスプレイ用 SerDes
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 5
種類 タイトル 英語版のダウンロード 日付
* データシート DS92LV241x 5 to 50 MHz 24-Bit Channel Link II Serializer And Deserializer データシート 2015年 2月 9日
セレクション・ガイド Analog for Xilinx (R) FPGAs Selection Guide - 2015 2015年 1月 7日
アプリケーション・ノート DS15BA101 & DS15EA101 Enable Long Reach Applications for Embedded Clock SER/DES 2013年 4月 29日
ユーザー・ガイド LV24EVK01 Channel Link II Ser/Des Evaluation Kit User Guide 2012年 1月 25日
ユーザー・ガイド Channel Link II Design Guide 2011年 1月 21日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNLM125.ZIP (146 KB) - IBIS Model
シミュレーション・ツール ダウンロード

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (NKB) 60 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

Channel Link II & III SerDes for Imaging & Displays

TI's new Channel Link Ser/Des families combine high-speed video, clock, and bi-directional control signals over a single twisted wire pair.

投稿日: 06-Mar-2012
時間: 05:31

See TI's Channel Link Ser/Des

関連ビデオ