8V UVLO と適応型遅延機能搭載、2A、100V、ハーフブリッジ・ゲート・ドライバ

トップ

製品の詳細

パラメータ

Bus voltage (Max) (V) 100 Power switch MOSFET Input VCC (Min) (V) 9 Input VCC (Max) (V) 14 Peak output current (A) 2 Rise time (ns) 10 Operating temperature range (C) -40 to 125 Rating Catalog Number of channels (#) 2 Fall time (ns) 10 Prop delay (ns) 35 Iq (uA) 10 Input threshold TTL Channel input logic TTL Negative voltage handling at HS pin (V) -1 Features open-in-new その他の ハーフ・ブリッジ・ドライバ

パッケージ|ピン|サイズ

SOIC (D) 8 19 mm² 4.9 x 3.9 WSON (DPR) 10 16 mm² 4 x 4 open-in-new その他の ハーフ・ブリッジ・ドライバ

特長

  • Drives Both a High-Side and Low-Side N-Channel MOSFET
  • Adaptive Rising and Falling Edges With Programmable
    Additional Delay
  • Single Input Control
  • Bootstrap Supply Voltage Range up to 118-V DC
  • Fast Turnoff Propagation Delay (25 ns Typical)
  • Drives 1000-pF Loads With 15-ns Rise and Fall Times
  • Supply Rail Undervoltage Lockout
  • SOIC and WSON-10 4-mm × 4-mm Package
open-in-new その他の ハーフ・ブリッジ・ドライバ

概要

The LM5104 High-Voltage Gate Driver is designed to drive both the high-side and the low-side N-channel MOSFETs in a synchronous buck configuration. The floating high-side driver can work with supply voltages up to 100 V. The high-side and low-side gate drivers are controlled from a single input. Each change in state is controlled in an adaptive manner to prevent shoot-through issues. In addition to the adaptive transition timing, an additional delay time can be added, proportional to an external setting resistor. An integrated high-voltage diode is provided to charge high-side gate drive bootstrap capacitor. A robust level shifter operates at high speed while consuming low power and providing clean level transitions from the control logic to the high-side gate driver. Undervoltage lockout is provided on both the low-side and the high-side power rails. This device is available in the standard SOIC and the WSON packages.

open-in-new その他の ハーフ・ブリッジ・ドライバ
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
機能は同じだが、ピン配列、またはパラメーターが同等ではない比較製品
LM5102 アクティブ 8V UVLO とプログラマブル遅延機能搭載、2A、100V、ハーフブリッジ・ゲート・ドライバ This product adds resistor-programmable deadtime for more precise timing.
LM5105 アクティブ 8V UVLO とプログラマブル・デッド・タイム機能搭載、1.8A、1.6A、100V、ハーフブリッジ・ゲート・ドライバ This product adds enable pin for lower quiescent current during standby.

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 9
種類 タイトル 英語版のダウンロード 日付
* データシート LM5104 High-Voltage Half-Bridge Gate Driver With Adaptive Delay データシート 2014年 12月 16日
アプリケーション・ノート External Gate Resistor Selection Guide 2020年 2月 28日
アプリケーション・ノート Understanding Peak IOH and IOL Currents 2020年 2月 28日
その他の技術資料 Fundamentals of MOSFET and IGBT Gate Driver Circuits (Replaces SLUP169) 2018年 10月 29日
技術記事 How to achieve higher system robustness in DC drives, part 3: minimum input pulse 2018年 9月 19日
技術記事 How to achieve higher system robustness in DC drives, part 2: interlock and deadtime 2018年 5月 30日
技術記事 Boosting efficiency for your solar inverter designs 2018年 5月 24日
技術記事 How to achieve higher system robustness in DC drives, part 1: negative voltage 2018年 4月 17日
その他の技術資料 高電圧ハーフブリッジ・ゲート・ドライバ、適応型遅延付き 2014年 4月 3日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNVM164A.ZIP (49 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SNVM339.TSC (536 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SNVM340.ZIP (10 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SNVMAC6.ZIP (2 KB) - PSpice Model
シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SOIC (D) 8 オプションの表示
WSON (DPR) 10 オプションの表示

購入と品質

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ