2-A, 100-V half bridge gate driver with 8-V UVLO and adaptive delay

トップ

製品の詳細

パラメータ

Bus voltage (Max) (V) 100 Power switch MOSFET Input VCC (Min) (V) 9 Input VCC (Max) (V) 14 Peak output current (A) 2 Rise time (ns) 10 Operating temperature range (C) -40 to 125 Rating Catalog Number of channels (#) 2 Fall time (ns) 10 Prop delay (ns) 35 Iq (uA) 10 Input threshold TTL Channel input logic TTL Negative voltage handling at HS pin (V) -1 Features open-in-new その他の ハーフ・ブリッジ・ドライバ

パッケージ|ピン|サイズ

SOIC (D) 8 19 mm² 4.9 x 3.9 WSON (DPR) 10 16 mm² 4 x 4 open-in-new その他の ハーフ・ブリッジ・ドライバ

特長

  • Drives Both a High-Side and Low-Side N-Channel MOSFET
  • Adaptive Rising and Falling Edges With Programmable
    Additional Delay
  • Single Input Control
  • Bootstrap Supply Voltage Range up to 118-V DC
  • Fast Turnoff Propagation Delay (25 ns Typical)
  • Drives 1000-pF Loads With 15-ns Rise and Fall Times
  • Supply Rail Undervoltage Lockout
  • SOIC and WSON-10 4-mm × 4-mm Package
open-in-new その他の ハーフ・ブリッジ・ドライバ

概要

The LM5104 High-Voltage Gate Driver is designed to drive both the high-side and the low-side N-channel MOSFETs in a synchronous buck configuration. The floating high-side driver can work with supply voltages up to 100 V. The high-side and low-side gate drivers are controlled from a single input. Each change in state is controlled in an adaptive manner to prevent shoot-through issues. In addition to the adaptive transition timing, an additional delay time can be added, proportional to an external setting resistor. An integrated high-voltage diode is provided to charge high-side gate drive bootstrap capacitor. A robust level shifter operates at high speed while consuming low power and providing clean level transitions from the control logic to the high-side gate driver. Undervoltage lockout is provided on both the low-side and the high-side power rails. This device is available in the standard SOIC and the WSON packages.

open-in-new その他の ハーフ・ブリッジ・ドライバ
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
機能は同じだが、ピン配列、またはパラメーターが同等ではない比較製品
LM5102 アクティブ 2-A, 100-V half bridge gate driver with 8-V UVLO and programmable delay This product adds resistor-programmable deadtime for more precise timing.
LM5105 アクティブ 1.8-A, 1.6-A 100-V half bridge gate driver with 8-V UVLO and programmable dead-time This product adds enable pin for lower quiescent current during standby.

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 9
種類 タイトル 英語版のダウンロード 日付
* データシート LM5104 High-Voltage Half-Bridge Gate Driver With Adaptive Delay データシート 2014年 12月 16日
アプリケーション・ノート External Gate Resistor Selection Guide 2020年 2月 28日
アプリケーション・ノート Understanding Peak IOH and IOL Currents 2020年 2月 28日
その他の技術資料 Fundamentals of MOSFET and IGBT Gate Driver Circuits (Replaces SLUP169) 2018年 10月 29日
技術記事 How to achieve higher system robustness in DC drives, part 3: minimum input pulse 2018年 9月 19日
技術記事 How to achieve higher system robustness in DC drives, part 2: interlock and deadtime 2018年 5月 30日
技術記事 Boosting efficiency for your solar inverter designs 2018年 5月 24日
技術記事 How to achieve higher system robustness in DC drives, part 1: negative voltage 2018年 4月 17日
その他の技術資料 高電圧ハーフブリッジ・ゲート・ドライバ、適応型遅延付き 2014年 4月 3日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNVM164A.ZIP (49 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SNVM339.TSC (536 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SNVM340.ZIP (10 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SNVMAC6.ZIP (2 KB) - PSpice Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SOIC (D) 8 オプションの表示
WSON (DPR) 10 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ