製品詳細

2nd harmonic (dBc) 84 3rd harmonic (dBc) 83 Frequency of harmonic distortion measurement (MHz) 200 Acl, min spec gain (V/V) 0.53 Architecture Fully Differential ADC Driver, VGA BW at Acl (MHz) 1400 Gain (max) (dB) 26 Gain (min) (dB) -5.5 Step size (dB) 0.5 Type RF VGA Iq per channel (typ) (mA) 113 Number of channels 2 Rating Catalog Operating temperature range (°C) -40 to 85 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 5.25 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 4.75 Vs (min) (V) 4.75 Vs (max) (V) 5.25
2nd harmonic (dBc) 84 3rd harmonic (dBc) 83 Frequency of harmonic distortion measurement (MHz) 200 Acl, min spec gain (V/V) 0.53 Architecture Fully Differential ADC Driver, VGA BW at Acl (MHz) 1400 Gain (max) (dB) 26 Gain (min) (dB) -5.5 Step size (dB) 0.5 Type RF VGA Iq per channel (typ) (mA) 113 Number of channels 2 Rating Catalog Operating temperature range (°C) -40 to 85 Total supply voltage (+5 V = 5, ±5 V = 10) (max) (V) 5.25 Total supply voltage (+5 V = 5, ±5 V = 10) (min) (V) 4.75 Vs (min) (V) 4.75 Vs (max) (V) 5.25
WQFN (RTV) 32 25 mm² 5 x 5
  • OIP3 of 48.5 dBm at 200 MHz
  • Maximum Voltage Gain of 26 dB
  • Gain Range: 31.5 dB with 0.5-dB Step Size
  • Channel Gain Matching of ±0.04 dB
  • Noise Figure: 7.3 dB at Maximum Gain
  • –3-dB Bandwidth of 1200 MHz
  • Low Power Dissipation
  • Independent Channel Power Down
  • Three Gain Control Modes:
    • Parallel Interface
    • Serial Interface (SPI)
    • Pulse Mode Interface
  • Temperature Range: –40°C to +85°C
  • Thermally-Enhanced, 32-Pin WQFN Package
  • OIP3 of 48.5 dBm at 200 MHz
  • Maximum Voltage Gain of 26 dB
  • Gain Range: 31.5 dB with 0.5-dB Step Size
  • Channel Gain Matching of ±0.04 dB
  • Noise Figure: 7.3 dB at Maximum Gain
  • –3-dB Bandwidth of 1200 MHz
  • Low Power Dissipation
  • Independent Channel Power Down
  • Three Gain Control Modes:
    • Parallel Interface
    • Serial Interface (SPI)
    • Pulse Mode Interface
  • Temperature Range: –40°C to +85°C
  • Thermally-Enhanced, 32-Pin WQFN Package

The LMH6521 contains two high performance, digitally controlled variable gain amplifiers (DVGA).

Both channels of the LMH6521 have an independent, digitally controlled attenuator followed by a high linearity, differential output amplifier. Each block has been optimized for low distortion and maximum system design flexibility. Each channel has a high speed power down mode.

The internal digitally controlled attenuator provides precise 0.5-dB gain steps over a 31.5-dB range. Serial and parallel programming options are provided. Serial mode programming uses the SPI interface. A pulse mode is also offered where simple up or down commands can change the gain one step at a time.

The output amplifier has a differential output allowing 10-VPPD signal swings on a single 5-V supply. The low impedance output provides maximum flexibility when driving filters or analog to digital converters.

The LMH6521 contains two high performance, digitally controlled variable gain amplifiers (DVGA).

Both channels of the LMH6521 have an independent, digitally controlled attenuator followed by a high linearity, differential output amplifier. Each block has been optimized for low distortion and maximum system design flexibility. Each channel has a high speed power down mode.

The internal digitally controlled attenuator provides precise 0.5-dB gain steps over a 31.5-dB range. Serial and parallel programming options are provided. Serial mode programming uses the SPI interface. A pulse mode is also offered where simple up or down commands can change the gain one step at a time.

The output amplifier has a differential output allowing 10-VPPD signal swings on a single 5-V supply. The low impedance output provides maximum flexibility when driving filters or analog to digital converters.

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
12 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート LMH6521 High Performance Dual DVGA データシート (Rev. E) PDF | HTML 2016年 8月 23日
e-Book(PDF) The Signal - オペアンプ設計ブログ集 英語版 2018年 3月 23日
ユーザー・ガイド Using the LMH6521 in DC Coupled Applications Design Guide 2015年 1月 8日
設計ガイド TSW1265 Dual-Wideband RF-to-Digital Receiver Design Guide 2013年 9月 3日
設計ガイド TSW1266 Wideband RF-to-Digital Complex Receiver-Feedback Signal Chain 2013年 9月 3日
アプリケーション・ノート AN-1719 Noise Figure Analysis Fully Differential Amplifier (Rev. A) 2013年 5月 1日
EVM ユーザー ガイド (英語) AN-2045 LMH6521EVAL Evaluation Board (Rev. A) 2013年 5月 1日
アプリケーション・ノート AN-2235 Ckt Brd Design for LMH6517/21/22 & Other H-Sp IF/RF F Amp (Rev. A) 2013年 5月 1日
アプリケーション・ノート Between the Amplifier and ADC: Managing Filter Loss in Communications Systems (Rev. B) 2013年 4月 26日
アプリケーション・ノート Drivng HSpeed ADCs w/LMH6521 DVGA for High IF AC-Coupled Apps (Rev. A) 2013年 4月 26日
アプリケーション・ノート Using High Speed Diff Amp to Drive ADCs (Rev. A) 2013年 4月 26日
その他の技術資料 Featured High Speed Differential Amplifiers 2012年 10月 23日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

TSW1265EVM — 広帯域、2回路 レシーバ・リファレンス・デザイン / 評価プラットフォーム

The TSW1265EVM is a wideband dual receiver reference design and evaluation platform. The signal chain allows conversion from RF to bits using a dual-channel downconverter mixer, the LMH6521 dual-channel DVGA, and the ADS4249 14-bit 250-MSPS ADC. The TSW1265EVM also includes the LMK04800 dual-PLL (...)

ユーザー ガイド: PDF
シミュレーション・モデル

LMH6521 ADS2009 Spice Model

SNOJ009.ZIP (46 KB) - Spice Model
シミュレーション・モデル

LMH6521 PSpice Model

SNOM715.ZIP (68 KB) - PSpice Model
シミュレーション・モデル

LMH6521 TINA-TI Reference Design

SNOM321.TSC (286 KB) - TINA-TI Reference Design
シミュレーション・モデル

LMH6521 TINA-TI Spice Model

SNOM322.ZIP (8 KB) - TINA-TI Spice Model
リファレンス・デザイン

TIDA-00360 — 700~2700 MHz 2 チャネル・レシーバ、16 ビット ADC および 100 MHz IF 帯域幅付き、リファレンス・デザイン

顧客のためにより高速なデータ・リンクを提供するという、ワイヤレス・ネットワークへの要求が高まっていることが原因で、トランシーバ・ハードウェアの性能向上と十分な帯域幅が求められています。これらは、標準化済みのマルチ・キャリア (搬送波) 周波数帯 (特定の状況では帯域アグリゲーションも使用) のサポート、十分なレシーバ感度、および混雑した環境で一般的に見受けられる強力なブロッキング信号が存在する状況でも機能を果たせる広いダイナミック・レンジの確保に役立ちます。このリファレンス・デザインは、ダウン・コンバージョン・ミキサ、デジタル可変ゲイン・アンプ (DVGA)、高速パイプライン A/D (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00353 — JESD204B シリアル・リンクのイコライゼーション最適化

データ・コンバータ用の JESD204B 高速シリアル・インターフェイスで生じるチャネル損失を補正する効果的な方法は、イコライゼーション技法を採用することです。このリファレンス・デザインは、デュアル 16 ビット、370 MSPS の A/D コンバータ(ADC)である ADC16DX370 を採用しており、この製品はディエンファシス・イコライゼーションを活用して、送信用の 7.4Gbps (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00074 — 高帯域、RF-ディジタル・コンプレックス・レシーバ・フィードバック信号チェーン

This is a wideband complex-receiver reference design and evaluation platform that is ideally suited for use as a feedback receiver for transmitter digital predistortion. The EVM signal chain is ideal for high intermediate-frequency (IF) complex-feedback applications and contains a complex (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00073 — デュアル高帯域 RF-ディジタル レシーバ・デザイン

The TSW1265EVM is an example design of a wideband RF to digital dual receiver solution capable of digitizing up to 125MHz of spectrum. The system provides a reference on how to use the ADS4249, LMH6521, LMK0480x, and a dual mixer to achieve this.  This reference EVEM coupled with a capture (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
WQFN (RTV) 32 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ