トップ

製品の詳細

パラメータ

Function Clock divider Additive RMS jitter (Typ) (fs) 50 Output frequency (Max) (MHz) 3100 Number of outputs 12 Output supply voltage (V) 3.3 Core supply voltage (V) 3.3 Output skew (ps) 3 Features Pin programmable, uWire Operating temperature range (C) -40 to 85 Rating Catalog Output type LVCMOS, LVDS, LVPECL Input type LVDS open-in-new その他の クロック・バッファ

パッケージ|ピン|サイズ

WQFN (RHS) 48 49 mm² 7 x 7 open-in-new その他の クロック・バッファ

特長

  • ピン制御モードまたは MICROWIRE (SPI)
  • 入力および出力周波数範囲:1kHz~3.1GHz
  • クロック出力バンク A と B にそれぞれ独立した入力
  • 2 つのバンク (A と B) に計 14 の差動クロック出力
    • 出力バンク A
      • 8 つのプログラム可能な差動出力 (LVCMOS として最大 8 つ)
      • 1~8 の分周値、偶数および奇数
    • 出力バンク B
      • 6 つの差動出力 (またはLVCMOSとして最大12)
      • 1~1045 または 1~8 の分周値、偶数および奇数
      • アナログおよびデジタル遅延
  • すべての分周器について、すべての出力で 50% のデューティ・サイクル
  • バンク A とバンク B がそれぞれ独立して同期
  • RMS 付加ジッタ:50fs (800MHz)
    • RMS 付加ジッタ:50fs (12kHz~20MHz)
  • 工業用温度範囲: -40~85℃
  • 3.15V~3.45V で動作

All trademarks are the property of their respective owners.

open-in-new その他の クロック・バッファ

概要

LMK01801 は、高精度クロックの分配と分周が必要なクロック供給システム用の超低ノイズ・ソリューションです。

LMK01801 は超低残留ノイズ、分周機能、デジタルおよびアナログ遅延の調整機能、14 のプログラム可能な差動出力 (LVPECL、LVDS、LVCMOS:差動出力ごとに 2 つ) を特長としています。

LMK01801 には 2 つの独立した入力があり、差動 (LVDS、LVPECL) またはシングルエンド・モード (LVCMOS、RF 正弦波) で駆動できます。第 1 の入力は、8 つの出力で構成される出力バンク A を駆動します。第 2 の入力は、6 つの出力で構成される出力バンク B を駆動します。

open-in-new その他の クロック・バッファ
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 3
種類 タイトル 英語版のダウンロード 日付
* データシート LMK01801 デュアル・クロック分周器バッファ データシート (Rev. C 翻訳版) 英語版をダウンロード (Rev.C) 2020年 3月 12日
ユーザー・ガイド LMK01801BEVAL Evaluation Board Operating Instructions (Rev. A) 2018年 2月 28日
その他の技術資料 クロック&タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
document-generic ユーザー・ガイド
349
概要
The LMK01801 Evaluation Kit simplifies evaluation of the LMK01801 3.1 GHz Dual Clock Divider Buffer. The package consists of an Evaluation Board, Evaluation Board Instructions, and a cable for programming the device through a PC parallel port. CodeLoader 4 is the software used to program the (...)

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
クロック設計ツール - ループ・フィルタおよびデバイス構成+シミュレーション
CLOCKDESIGNTOOL The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツのクロックおよびシンセサイザ(TICS)プロ・ソフトウェア
TICSPRO-SW The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
特長
  • Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
  • Export programming configurations for use in end application.
IDE (統合開発環境)、構成機能、またはデバッガ ダウンロード
CodeLoader デバイス・レジスタ・プログラミング
CODELOADER The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.


Which software do I use?

Product

Loop (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNAM094A.ZIP (63 KB) - IBIS Model
シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (RHS) 48 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ