トップ

製品の詳細

パラメータ

Function Ultra-low jitter clock generator Number of outputs 8 Output frequency (Max) (MHz) 1000 Core supply voltage (V) 3.3 Output supply voltage (V) 3.3, 2.5, 1.8 Input type LVCMOS, LVDS, LVPECL, XTAL Output type CML, HCSL, LVCMOS, LVDS, LVPECL Operating temperature range (C) -40 to 85 Features Integrated EEPROM, I2C, Pin programmable Rating Catalog open-in-new その他の クロック・ジェネレータ

パッケージ|ピン|サイズ

WQFN (RHS) 48 49 mm² 7 x 7 open-in-new その他の クロック・ジェネレータ

特長

  • 超低ノイズ、高性能
    • ジッタ: 標準値100fs RMS、FOUT > 100MHz
    • PSNR: -80dBc、堅牢な電源ノイズ耐性
  • 柔軟なデバイス・オプション
    • 最大8つのAC-LVPECL、AC-LVDS、AC-CML、HCSL、LVCMOS出力を任意の組み合わせで使用可能
    • ピン・モード、I2Cモード、EEPROMモード
    • ピンで選択可能な71のプログラム済みのデフォルト・スタートアップ・オプション
  • 自動または手動の選択によるデュアル入力
    • 水晶振動子入力: 10~52MHz
    • 外部入力: 1~300MHz
  • 周波数マージニング・オプション
    • 低コストのプル可能な水晶振動子を基準に使用した、きめ細かい周波数マージニング
    • 出力分周器を使用した、グリッチレスな粗い周波数マージニング(%)
  • その他の特長
    • 電源: 3.3Vコア、1.8V、2.5V、または3.3V出力
    • 工業用温度範囲: (-40℃~+85℃)

All trademarks are the property of their respective owners.

open-in-new その他の クロック・ジェネレータ

概要

LMK03318デバイスは超低ノイズの PLLATINUM™クロック・ジェネレータであり、1つのフラクショナルN周波数シンセサイザと内蔵VCO、柔軟なクロック分配およびファンアウトといった特長を備え、ピンで選択可能な構成状態がオンチップのEEPROMに格納されています。このデバイスは、各種の数ギガビット速度のシリアル・インターフェイスおよびデジタル・デバイス用に複数のクロックを生成できるため、BOMコストと基板面積を削減し、複数の発振器とクロック分配デバイスを置き換えることで信頼性を向上できます。超低ジッタにより、高速シリアル・リンクにおけるビット・エラー・レート(BER)を低減します。

PLLについて、差動クロック、シングルエンド・クロック、または水晶振動子入力を基準クロックとして選択できます。選択した基準入力を使用して、VCO周波数を基準入力周波数の整数倍または分数倍にロックできます。VCO周波数は4.8GHzと5.4GHzの間で調整が可能です。PLLはアプリケーションの必要に応じて、事前定義またはユーザー定義のループ帯域幅を柔軟に選択できます。PLLには後処理分周器があり、2、3、4、5、6、7、または8分周を選択できます。

すべての出力チャネルは、PLLからの分周されたVCOクロックを、出力分周器のソースとして選択し、最終的な出力周波数を設定できます。また、一部の出力チャネルはPLL用の基準入力を別のソースとして独立に選択し、対応する出力バッファへバイパスできます。8ビットの出力分周器は、1~256の分周範囲(偶数または奇数)、最高1GHzの出力周波数、および出力位相同期機能をサポートしています。

すべての出力ペアはグランドを基準とするCMLドライバで、スイングをプログラムでき、LVDS、LVPECL、CMLレシーバとAC結合により接続できます。また、すべての出力ペアはそれぞれ独立に、HCSL出力または2×1.8V LVCMOS出力としても構成可能です。出力では、電圧を基準とするドライバ設計(従来型のLVDSおよびLVPECLドライバなど)に比べて、1.8Vで低消費電力、高性能および高い電源ノイズ耐性、および低いEMIを実現します。STATUSピンにより、2つの追加3.3V LVCMOS出力が得られます。これは、3.3V LVCMOS出力が必要で、デバイスのステータス信号が必要ない場合に使用できるオプション機能です。

このデバイスは、オンチップのプログラム可能なEEPROMまたは事前定義のROMメモリからの自己スタートアップ機能を備え、ピン制御で複数のカスタム・デバイス・モードを選択できるため、シリアルでのプログラムの必要がありません。デバイスのレジスタおよびオンチップEEPROM設定は、I2C互換のシリアル・インターフェイスにより完全にプログラム可能です。デバイスのスレーブ・アドレスはEEPROMでプログラムでき、LSBは3ステート・ピンにより設定できます。

このデバイスには2つの周波数マージニング・オプションが用意され、グリッチフリーの動作により、標準のコンプライアンスおよびシステム・タイミング・マージン・テストなど、システム設計検証テスト(DVT)をサポートします。また、内蔵の水晶発振器(XO)上の低コストなプル可能水晶振動子を使用し、この入力をPLLシンセサイザの基準として選択することで、きめ細かい周波数マージニング(ppm単位)をサポートできます。周波数のマージニング範囲は、水晶振動子のトリム感度と、オンチップのバラクタ範囲により決定されます。XO周波数マージニングは、ピンまたはI2Cにより制御でき、使いやすく高い柔軟性があります。粗い周波数マージニング(%)は、任意の出力チャネルにおいて、I2Cインターフェイスで出力分周値を変更することにより利用でき、出力クロックを同期して停止および再開することで、分周器の変更時にグリッチやラント・パルスを防止します。

内部的な電力コンディショニングにより、電源ノイズ除去(PSNR)が非常に優れているため、電力配信ネットワークのコストと複雑性を低減できます。アナログおよびデジタル・コア・ブロックは3.3V ±5%電源で動作し、出力ブロックは1.8V、2.5V、3.3V ±5%電源で動作します。

open-in-new その他の クロック・ジェネレータ
ダウンロード
おすすめの類似製品
機能は同じだが、ピン配列、またはパラメーターが同等ではない比較製品
新製品 LMK5B12204 アクティブ ネットワーク同期機能搭載、BAW テクノロジー採用、超低ジッタ・クロック・ジェネレータ この製品は、より堅牢なジッター性能とネットワーク同期機能を備えています。

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 8
種類 タイトル 英語版のダウンロード 日付
* データシート LMK03318 1PLL、8出力、EEPROM内蔵、超低ノイズ・ジッタのクロック・ジェネレータ・ファミリ データシート (Rev. E 翻訳版) 英語版をダウンロード (Rev.E) 2018年 6月 6日
アプリケーション・ノート Clocking High Speed Serial Links with LMK03328 (Rev. A) 2016年 1月 7日
アプリケーション・ノート Frequency Margining Using TI High-Performance Clock Generators (Rev. A) 2015年 12月 12日
技術記事 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
ユーザー・ガイド LMK03318EVM CodeLoader Software User's Guide 2015年 11月 25日
ユーザー・ガイド LMK03318EVM User's Guide 2015年 11月 25日
技術記事 Clocking sampled systems to minimize jitter 2014年 7月 31日
技術記事 Timing is Everything: How to optimize clock distribution in PCIe applications 2014年 3月 28日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
document-generic ユーザー・ガイド
299
概要

The LMK03318EVM evaluation module provides a complete clocking platform to evaluate the 100-fs RMS jitter performance and pin-/software-configuration modes and features of the Texas Instruments LMK03318 Ultra-Low-Jitter Clock Generator with 1 PLL, 8 outputs, 2 inputs, and integrated EEPROM.

The (...)

特長
  • High-performance PLL with 6 output dividers for clocking multiple interface standards/protocols
  • Up to 8 pairs of Differential or 16 LVCMOS (1.8V) clock outputs, or any combination of both
  • Flexible device pin modes offer multiple start-up register configurations (jumper selectable)
  • Clock frequency (...)

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツのクロックおよびシンセサイザ(TICS)プロ・ソフトウェア
TICSPRO-SW The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
特長
  • Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
  • Export programming configurations for use in end application.

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNAM177B.ZIP (88 KB) - IBIS Model
シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (RHS) 48 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ