トップ

製品の詳細

パラメータ

Function Ultra-low jitter clock generator Number of outputs 8 Output frequency (Max) (MHz) 1000 VCC core (V) 3.3 VCC out (V) 3.3, 2.5, 1.8 Input type CML, LVDS, LVPECL, XTAL Output type CML, HCSL, LVCMOS, LVDS, LVPECL Operating temperature range (C) -40 to 85 Features Integrated EEPROM, I2C, Pin programmable Rating Catalog open-in-new その他の クロック・ジェネレータ

パッケージ|ピン|サイズ

WQFN (RHS) 48 49 mm² 7 x 7 open-in-new その他の クロック・ジェネレータ

特長

  • 超低ノイズ、高性能
    • ジッタ: 標準値100fs RMS、FOUT > 100MHz
    • PSNR: -80dBc、堅牢な電源ノイズ耐性
  • 柔軟なデバイス・オプション
    • 最大8つのAC-LVPECL、AC-LVDS、AC-CML、HCSL、LVCMOS出力を任意の組み合わせで使用可能
    • ピン・モード、I2Cモード、EEPROMモード
    • ピンで選択可能な71のプログラム済みのデフォルト・スタートアップ・オプション
  • 自動または手動の選択によるデュアル入力
    • 水晶振動子入力: 10~52MHz
    • 外部入力: 1~300MHz
  • 周波数マージニング・オプション
    • 低コストのプル可能な水晶振動子を基準に使用した、きめ細かい周波数マージニング(標準値 ±50ppm)
    • 出力分周器を使用した、グリッチレスな粗い周波数マージニング(%)
  • その他の特長
    • 電源: 3.3Vコア、1.8V、2.5V、または3.3V出力電源
    • 工業用温度範囲: -40℃~+85℃
    • パッケージ: 7mm×7mmの48-WQFN

All trademarks are the property of their respective owners.

open-in-new その他の クロック・ジェネレータ

概要

LMK03328デバイスは超低ノイズのクロック・ジェネレータであり、2つのフラクショナルN周波数シンセサイザと内蔵VCO、柔軟なクロック分配およびファンアウトといった特長を備え、ピンで選択可能な構成状態がオンチップのEEPROMに格納されています。このデバイスは、各種の数ギガビット速度のシリアル・インターフェイスおよびデジタル・デバイス用に複数のクロックを生成できるため、BOMコストと基板面積を削減し、複数の発振器とクロック分配デバイスを置き換えることで信頼性を向上できます。超低ジッタにより、高速シリアル・リンクにおけるビット・エラー・レート(BER)を低減します。

PLLについて、差動/シングルエンド・クロック、または水晶振動子入力をPLLの基準クロックとして選択できます。選択したPLL基準入力を使用して、VCO周波数を基準入力周波数の整数倍または分数倍にロックできます。各PLLのVCO周波数は、4.8GHzと5.4GHzの間で調整が可能です。PLLとVCCはどちらも、性能と機能について等価です。各PLLはアプリケーションの必要に応じて、事前定義またはユーザー定義のループ帯域幅を柔軟に選択できます。各PLLには後処理分周器があり、2、3、4、5、6、7、または8分周を選択できます。

すべての出力チャネルは、PLL1またはPLL2からの分周されたVCOクロックを、出力分周器のソースとして選択し、最終的な出力周波数を設定できます。また、一部の出力チャネルはPLL1またはPLL2用の基準入力を別のソースとして独立に選択し、対応する出力バッファへバイパスできます。8ビットの出力分周器は、1~256の分周範囲(偶数または奇数)、最高1GHzの出力周波数、および出力位相同期機能をサポートしています。

すべての出力ペアはグランドを基準とするCMLドライバで、スイングをプログラムでき、LVDS、LVPECL、CMLレシーバとAC結合により接続できます。また、すべての出力ペアはそれぞれ独立に、HCSL出力または2×1.8V LVCMOS出力として構成可能です。出力では、電圧を基準とするドライバ設計(従来型のLVDSおよびLVPECLドライバなど)に比べて、1.8Vで低消費電力、高性能および高い電源ノイズ耐性、および低いEMIを実現します。STATUSピンにより、2つの追加3.3V LVCMOS出力が得られます。これは、3.3V LVCMOS出力が必要で、デバイスのステータス信号が必要ない場合に使用できるオプション機能です。

このデバイスは、オンチップのプログラム可能なEEPROMまたは事前定義のROMメモリからの自己スタートアップ機能を備え、ピン制御で複数のカスタム・デバイス・モードを選択できるため、シリアルでのプログラムの必要がありません。デバイスのレジスタおよびオンチップEEPROM設定は、I2C互換のシリアル・インターフェイスにより完全にプログラム可能です。デバイスのスレーブ・アドレスはEEPROMでプログラムでき、LSBは3ステート・ピンにより設定できます。

このデバイスには2つの周波数マージニング・オプションが用意され、グリッチフリーの動作により、標準のコンプライアンスおよびシステム・タイミング・マージン・テストなど、システム設計検証テスト(DVT)をサポートします。また、内蔵の水晶発振器(XO)上の低コストなプル可能水晶振動子を使用し、この入力をPLLシンセサイザの基準として選択することで、きめ細かい周波数マージニング(ppm単位)をサポートできます。周波数のマージニング範囲は、水晶振動子のトリム感度と、オンチップのバラクタ範囲により決定されます。XO周波数マージニングは、ピンまたはI2Cにより制御でき、使いやすく高い柔軟性があります。粗い周波数マージニング(%)は、任意の出力チャネルにおいて、I2Cインターフェイスで出力分周値を変更することにより利用でき、出力クロックを同期して停止および再開することで、分周器の変更時にグリッチやラント・パルスを防止します。

内部的な電力コンディショニングにより、電源ノイズ除去(PSNR)が非常に優れているため、電力配信ネットワークのコストと複雑性を低減できます。アナログおよびデジタル・コア・ブロックは3.3V ±5%電源で動作し、出力ブロックは1.8V、2.5V、3.3V ±5%電源で動作します。

open-in-new その他の クロック・ジェネレータ
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 10
種類 タイトル 英語版のダウンロード 日付
* データシート LMK03328 2つの独立PLL、8出力、EEPROM内蔵、超低ジッタのクロック・ジェネレータ データシート (Rev. D 翻訳版) 英語版をダウンロード (Rev.D) 2018年 7月 24日
アプリケーション・ノート Clocking for Medical Ultrasound Systems 2017年 9月 20日
技術記事 Can a clock generator act as a jitter cleaner? 2017年 3月 23日
技術記事 The five benefits of multiple-personality clocking devices 2016年 5月 17日
技術記事 Complete clock-tree solutions that make a hardware designer’s life easier 2016年 3月 9日
アプリケーション・ノート Clocking High Speed Serial Links with LMK03328 2016年 1月 7日
アプリケーション・ノート Frequency Margining Using TI High-Performance Clock Generators 2015年 12月 12日
技術記事 How to select an optimal clocking solution for your FPGA-based design 2015年 12月 9日
ユーザー・ガイド LMK03328EVM CodeLoader Software User's Guide 2015年 8月 25日
ユーザー・ガイド LMK03328EVM User's Guide 2015年 8月 25日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$299.00
概要

The LMK03328EVM evaluation module provides a complete clocking platform to evaluate the 100-fs RMS jitter performance and pin-/software-configuration modes and features of the Texas Instruments LMK03328 Ultra-Low-Jitter Clock Generator with Dual PLLs, 8 outputs, 2 inputs, and integrated EEPROM.

The (...)

特長
  • Two independent clock domains in Dual PLL operation for clocking multiple interface standards/protocols
  • Up to 8 pairs of Differential or 16 LVCMOS (1.8V) clock outputs, or any combination of both
  • Flexible device pin modes offer multiple start-up register configurations (jumper selectable)
  • Clock (...)

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツのクロックおよびシンセサイザ(TICS)プロ・ソフトウェア
TICSPRO-SW The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
特長
  • Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
  • Export programming configurations for use in end application.
プログラミング・ツール ダウンロード
SNAC069.ZIP (2 KB)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNAM177B.ZIP (88 KB) - IBIS Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (RHS) 48 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

システム性能の最適化と設計時間 超低クロック・ジェネレータ LMK03328

今日はTIの最新クロック・ジェネレータLMK03328の性能および機能に関するデモをお見せします。

投稿日: 13-Jan-2016
時間: 07:12

詳細はこちら

関連ビデオ