6 個のプログラマブル出力採用、超低ノイズ、クロック・ジッタ・クリーナ
製品の詳細
パラメータ
パッケージ｜ピン｜サイズ
特長
- 非常に低いRMSジッタ性能
- 111 fs、RMSジッタ(12kHz～20MHz)
- 123 fs、RMSジッタ(100Hz～20MHz)
- デュアル・ループ PLLatinumPLLアーキテクチャ
- PLL1
- 低ノイズの水晶発振器回路を内蔵
- 入力クロック消失時のホールドオーバー・モード
- 自動または手動のトリガ/回復
- PLL2
- -227dBc/Hzの正規化PLLノイズフロア
- 最高速度155MHzの位相検出器
- OSCin周波数ダブラー
- 内蔵の低ノイズVCOまたは外部VCOモード
- 2つの冗長化されたLOS付き入力クロック
- 自動および手動スイッチオーバー・モード
- 50%デューティ・サイクルの出力分割、1～1045 (偶数または奇数)
- 6つのLVPECL、LVDS、LVCMOSプログラマブル出力
- デジタル遅延: 固定または動的に可変
- 25ps単位のアナログ遅延制御
- 7つの差動出力、シングルエンドで最大14
- 最大6つのVCXO/水晶振動子バッファ付き出力
- 最高クロック速度: 1536MHz
- 0遅延モード
- 電源オン時の3つのデフォルト・クロック出力
- マルチモード: デュアルPLL、シングルPLL、クロック分配
- 工業用温度範囲: -40℃～+85℃
- 3.15V～3.45Vで動作
- 64ピンWQFNパッケージ(9.0×9.0×0.8mm)
アプリケーション
- データ・コンバータのクロック供給
- ワイヤレス・インフラ
- ネットワーキング、SONET/SDH、DSLAM
- 医療、ビデオ、軍事、航空宇宙
- 試験/測定機器
All trademarks are the property of their respective owners.
概要
LMK04208は高性能のクロック・コンディショナーであり、高度な機能によってクロックの生成、分配、ジッタのクリーニングに優れた性能を発揮し、次世代システムの要件を満たします。デュアル・ループ PLLatinumアーキテクチャにより、低ノイズのVCXOモジュールを使用して111 fsのRMSジッタ(12kHz～20MHz)、または低コストの外付け水晶振動子およびバラクタ・ダイオードを使用して200fs以下のRMSジッタ(12kHz～20MHz)を実現できます。
デュアル・ループ・アーキテクチャは、2つの高性能な位相調整されたループ(PLL)、低ノイズの水晶発振器回路、高性能な電圧制御発振器(VCO)で構成されます。最初のPLL (PLL1)は低ノイズのジッタ・クリーナ機能を提供し、2番目のPLL (PLL2)はクロック生成を行います。PLL1は、外付けのVCXOモジュール、または内蔵の水晶発振器と外付けの調整可能水晶振動子およびバラクタ・ダイオードとともに動作するよう構成できます。非常に狭いループ帯域幅と組み合わせた場合、PLL1はVCXOモジュールまたは調整可能水晶振動子の優れたクローズイン位相ノイズ(50kHzより低いオフセット)を使用して、入力クロックをクリーニングします。PLL1の出力は、PLL2へのクリーンな基準入力として使用され、内蔵のVCOをロックします。PLL2のループ帯域幅は、ファーアウト位相ノイズ(50kHzよりも高いオフセット)をクリーニングするよう最適化でき、この場合は内蔵のVCOが、PLL1で使用されているVCXOモジュールや調整可能水晶振動子よりも高性能になります。
技術資料
| 種類 | タイトル | 英語版のダウンロード | 日付 | |
|---|---|---|---|---|
| * | データシート | LMK04208 低ノイズのクロック・ジッタ・クリーナ、デュアル・ループPLL内蔵 データシート | 英語版をダウンロード | 2016年 10月 10日 |
| ユーザー・ガイド | LMK04208EVM User's Guide | 2016年 9月 1日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
LMK04208EVM allows evaluation of the LMK04208 with test equipment or other evaluation boards to verify block or system requirements for use in a specific application. The LMK04208 EVM is pre-populated with a 122.88 MHz VCXO for dual loop operation. The VCXO can be substituted if a (...)
特長
- LMK04208 with two clock inputs and up to 6 differential outputs from PLL2, or up to 3 output from PLL1
- Onboard 122.88 MHz VCXO for dual loop testing, re-workable for use with other devices or external sources
ソフトウェア開発
特長
- Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
- Export programming configurations for use in end application.
Which software do I use?
| Product | Loop (...) |
設計ツールとシミュレーション
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。
設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。
事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。
PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
開発の開始
- PSpice for TI シミュレータへのアクセスの申請
- ダウンロードとインストール
- シミュレーション方法説明ビデオのご視聴
特長
- Cadence の PSpice テクノロジーを活用
- デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
- 動的更新により、最新のデバイス・モデルに確実にアクセス可能
- 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
- 複数製品の同時分析をサポート
- OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
- オフライン作業が可能
- 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
- 自動的な測定と後処理
- モンテカルロ分析法
- ワーストケース分析
- 熱解析
CAD/CAE シンボル
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| WQFN (NKD) | 64 | オプションの表示 |
購入と品質
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。