トップ

製品の詳細

パラメータ

Function Dual-loop PLL Number of outputs 15 Number of Inputs 3 RMS jitter 0.156 Output frequency (Min) (MHz) 0.315 Output frequency (Max) (MHz) 1250 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features JESD204B Operating temperature range (C) -40 to 85 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

パッケージ|ピン|サイズ

WQFN (NKD) 64 81 mm² 9 x 9 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

特長

  • JEDEC JESD204B をサポート
  • 非常に低い RMS ジッタ
    • RMS ジッタ (12kHz~20MHz):156fs
    • RMS ジッタ (100Hz~20MHz):245fs
    • ノイズ・フロア (245.76MHz の場合):      -162.5dBc/Hz
  • PLL2 から最大 14 の差動デバイス・クロック
    • 最大 7 つの SYSREF クロック
    • 最高クロック出力周波数:1.25GHz
    • PLL2 からのプログラム可能な LVPECL、LVDS 出力
  • PLL1 からのバッファ付き VCXO または水晶振動子出力
    • LVPECL、LVDS、2xLVCMOS をプログラム可能
  • デュアル・ループ PLLatinum™PLLアーキテクチャ
  • PLL1
    • 最大 3 つの冗長化入力クロック
      • 自動および手動スイッチオーバー・モード
      • 無瞬断スイッチングおよび LOS
    • 低ノイズの水晶発振器回路を内蔵
    • 入力クロック喪失時のホールドオーバー・モード
  • PLL2
    • 正規化 [1Hz] PLL ノイズ・フロア:
      -224dBc/Hz
    • 位相検出速度:最高 155MHz
    • OSCin 周波数ダブラー
    • 2 つの低ノイズ VCO を内蔵
  • 50% デューティ・サイクルの出力分割、1~32
    (偶数または奇数)
  • 高精度のデジタル遅延
  • 25ps ステップのアナログ遅延
  • マルチ・モード:デュアル PLL またはシングル PLL
  • 産業用温度範囲:-40℃~85℃
  • 3.15V~3.45V で動作
  • パッケージ:64 ピン WQFN (9.0 × 9.0 × 0.8mm)

All trademarks are the property of their respective owners.

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

概要

LMK04228 デバイスは、JEDEC JESD204B をサポートする産業用高性能クロック・コンディショナです。

PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。

高い性能と、電力と性能のトレードオフ、デュアル VCO、ホールドオーバー、出力ごとに調整可能なアナログおよびデジタル遅延などの機能とを併せ持つ LMK04228 は、柔軟な高性能クロック・ツリーの実現に理想的です。

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 2
種類 タイトル 英語版のダウンロード 日付
* データシート LMK04228 超低雑音、JESD204B 準拠クロック・ジッタ・クリーナ、デュアル・ループ PLL 付き データシート (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2019年 10月 9日
技術記事 Solving synchronization challenges in Industrial Ethernet 2019年 7月 19日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
クロック設計ツール - ループ・フィルタおよびデバイス構成+シミュレーション
CLOCKDESIGNTOOL The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツのクロックおよびシンセサイザ(TICS)プロ・ソフトウェア
TICSPRO-SW The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
特長
  • Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
  • Export programming configurations for use in end application.
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
CodeLoader デバイス・レジスタ・プログラミング
CODELOADER The CodeLoader 4 software is used to program the LMX PLLs and LMK timing devices through either the USB or line print terminal (LPT) port of a computer. This software also provides information on how to program the device by showing the bits that are actually sent.


Which software do I use?

Product

Loop (...)

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (NKD) 64 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

システム性能の最適化と設計時間 超低クロック・ジェネレータ LMK03328

今日はTIの最新クロック・ジェネレータLMK03328の性能および機能に関するデモをお見せします。

投稿日: 13-Jan-2016
時間: 07:12

詳細はこちら

関連ビデオ