トップ

製品の詳細

パラメータ

Function Cascaded PLLs Number of outputs 14 Number of Inputs 2 RMS jitter 0.111 Output frequency (Min) (MHz) 0.22 Output frequency (Max) (MHz) 2370 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features 0 Delay Operating temperature range (C) -40 to 85 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

パッケージ|ピン|サイズ

WQFN (NKD) 64 81 mm² 9 x 9 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

特長

  • Ultra-Low RMS Jitter Performance
    • 111 fs RMS Jitter (12 kHz to 20 MHz)
    • 123 fs RMS Jitter (100 Hz to 20 MHz)
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Integrated Low-Noise Crystal Oscillator
      Circuit
    • Holdover Mode when Input Clocks are Lost
    • Automatic or Manual Triggering/Recovery
  • PLL2
    • Normalized PLL Noise Floor of –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Integrated Low-Noise VCO
  • 2 Redundant Input Clocks with LOS
    • Automatic and Manual Switch-Over Modes
  • 50 % Duty Cycle Output Divides, 1 to 1045 (Even
    and Odd)
  • 12 LVPECL, LVDS, or LVCMOS Programmable
    Outputs
  • Digital Delay: Fixed or Dynamically Adjustable
  • 25 ps Step Analog Delay Control.
  • 14 Differential Outputs. Up to 26 Single Ended.
    • Up to 6 VCXO/Crystal Buffered Outputs
  • Clock Rates of up to 1536 MHz
  • 0-Delay Mode
  • Three Default Clock Outputs at Power Up
  • Multi-Mode: Dual PLL, Single PLL, and Clock
    Distribution
  • Industrial Temperature Range: –40 to 85°C
  • 3.15-V to 3.45-V Operation
  • 2 Dedicated Buffered/Divided OSCin Clocks
  • Package: 64-Pin WQFN (9.0 × 9.0 × 0.8 mm)
open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

概要

The LMK0480x family is the industry’s highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum architecture is capable of 111 fs rms jitter (12 kHz to 20 MHz) using a low noise VCXO module or sub-200 fs rms jitter (12 kHz to 20 MHz) using a low cost external crystal and varactor diode.

The dual loop architecture consists of two high-performance phase-locked loops (PLL), a low-noise crystal oscillator circuit, and a high-performance voltage controlled oscillator (VCO). The first PLL (PLL1) provides low-noise jitter cleaner functionality while the second PLL (PLL2) performs the clock generation. PLL1 can be configured to either work with an external VCXO module or the integrated crystal oscillator with an external tunable crystal and varactor diode. When paired with a very narrow loop bandwidth, PLL1 uses the superior close-in phase noise (offsets below 50 kHz) of the VCXO module or the tunable crystal to clean the input clock. The output of PLL1 is used as the clean input reference to PLL2 where it locks the integrated VCO. The loop bandwidth of PLL2 can be optimized to clean the far-out phase noise (offsets above 50 kHz) where the integrated VCO outperforms the VCXO module or tunable crystal used in PLL1.

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
機能およびピン配置は同じだが、同等ではない比較製品
LMK04803 アクティブ デュアル・カスケード PLL および 1.9 GHz VCO 内蔵、低ノイズ、クロック・ジッタ・クリーナ Low Noise Clock Jitter Cleaner With Dual Cascaded PLLs and Integrated 1.9 GHz VCO
LMK04806 アクティブ デュアル・カスケード PLL および 2.5 GHz VCO 内蔵、低ノイズ、クロック・ジッタ・クリーナ Low Noise Clock Jitter Cleaner With Dual Cascaded PLLs and Integrated 2.5 GHz VCO
LMK04808 アクティブ デュアル・ループ PLL と 2.9GHz VCO 内蔵、低ノイズのクロック・ジッタ・クリーナ Low Noise Clock Jitter Cleaner With Dual Cascaded PLLs and Integrated 2.9 GHz VCO
類似しているが機能が同等ではない比較製品
LMK04821 アクティブ JESD204B サポート付き、超低ジッタ・シンセサイザとジッタ・クリーナ LMK04821( it has additional features and better performance)

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 10
種類 タイトル 英語版のダウンロード 日付
* データシート LMK0480x Low-Noise Clock Jitter Cleaner with Dual Loop PLLs データシート 2014年 12月 24日
技術記事 Solving synchronization challenges in Industrial Ethernet 2019年 7月 19日
ユーザー・ガイド TSW308x Evaluation Module 2016年 5月 18日
ユーザー・ガイド TSW4806EVM User's Guide 2016年 4月 26日
ユーザー・ガイド LMK0480x Evaluation Board Instructions 2014年 8月 4日
その他の技術資料 クロック&タイミング・ソリューション (Rev. A 翻訳版) 2013年 12月 11日
ユーザー・ガイド TSW1265EVM Evaluation Module 2013年 9月 3日
アプリケーション・ノート Using the LMK0480x/LMK04906 for Hitless Switching and Holdover 2013年 7月 12日
ユーザー・ガイド TSW3085 ACPR and EVM Measurements 2011年 12月 29日
ユーザー・ガイド Clock Conditioner Owner's Manual 2006年 11月 10日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The DAC34SH84EVM is a circuit board that allows designers to evaluate the performance of Texas Instruments' four-channel, ultra-low power, 16-bit, 1.5 GSPS DAC34SH84 digital-to-analog converter (DAC) with 32-bit wide DDR LVDS data input, integrated 2x/4x/8x/16x interpolation filters, 32-bit NCO and (...)

特長
  • Comprehensive test capability for the DAC34SH84
  • Direct connection to TSW1400/TSW3100 signal generator
  • Includes CDCE62005 for clock generation or jitter cleaning
  • Software support with a full featured GUI for easy testing and prototyping
  • FMC-DAC-Adapter card compatible to connect with FMC interconnect (...)
  • 評価基板 ダウンロード
    document-generic ユーザー・ガイド
    299
    概要

    The LMK04800 family is the industry's highest performance clock conditioner with superior clock jitter cleaning, generation, and distribution with advanced features to meet next generation system requirements. The dual loop PLLatinum? architecture enables 111 fs rms jitter (12 kHz to 20 MHz) using a (...)

    特長
    • Multi-mode: Dual PLL, single PLL, and clock distribution
    • Dual Loop PLLatinum PLL Architecture
      - PLL1
      > Holdover mode when input clocks are lost
      + Automatic or manual triggering/recovery
      - PLL2
      > Integrated Low-Noise VCO
    • 2 redundant input clocks with LOS
      - Automatic and manual switch-over modes
    • 50% duty cycle (...)
    評価基板 ダウンロード
    document-generic ユーザー・ガイド
    499
    概要

    The TSW1265EVM is a wideband dual receiver reference design and evaluation platform. The signal chain allows conversion from RF to bits using a dual-channel downconverter mixer, the LMH6521 dual-channel DVGA, and the ADS4249 14-bit 250-MSPS ADC. The TSW1265EVM also includes the LMK04800 dual-PLL (...)

    特長
  • Complete RF-to-bits receiver evaluation platform utilizing a dual-channel downconverter, LMH6521 DVGA, and ADS4249 14-bit 250-MSPS ADC
  • The LMK04800 clock generator and jitter-cleaning provides a complete onboard clocking solution
  • A software GUI is provided to configure the ADS4249, LMK04800, and (...)
  • 評価基板 ダウンロード
    document-generic ユーザー・ガイド
    499
    概要

    The TSW3084EVM Evaluation Module is a circuit board that allows system designers to evaluate the combined performance of Texas Instruments' transmit signal chain with the LMK04806B low noise clock generator/jitter cleaner. For ease of use as a complete RF transmit solution the TSW3084EVM includes (...)

    特長
  • Includes LMK04806B for clock generation and jitter cleaning
  • Direct connection to TSW3100/TSW1400/TSW1406 signal generator
  • Comprehensive test capability for the transmitter (DAC3484 quad DAC and two TRF3705 IQ Modulators) at analog baseband, IF and RF outputs
  • Software support with a full featured GUI (...)
  • 評価基板 ダウンロード
    document-generic ユーザー・ガイド
    499
    概要

    The TSW30H84EVM Evaluation Module is a circuit board that allows system designers to evaluate the combined performance of Texas Instruments' transmit signal chain with the LMK04806B (Please see LMK04800) low noise clock generator/jitter cleaner. For ease of use as a complete RF transmit solution the (...)

    特長
  • Includes LMK04806B (Please see LMK04800) for clock generation and jitter cleaning
  • Direct connection to TSW1400/TSW1406/TSW3100 TSW1406 signal generator
  • Comprehensive test capability for the transmitter (DAC34H84 quad DAC and two TRF3705 IQ Modulators) at RF outputs
  • Software support with a full featured (...)
  • 評価基板 ダウンロード
    document-generic ユーザー・ガイド
    499
    概要

    The TSW30SH84EVM Evaluation Module is a circuit board that allows system designers to evaluate the combined performance of Texas Instruments' transmit signal chain with the LMK04800 low noise clock generator/jitter cleaner. For ease of use as a complete RF transmit solution the TSW30SH84EVM includes (...)

    特長
  • Includes LMK04800 for clock generation and jitter cleaning
  • Direct connection to TSW1400/TSW1406/TSW3100 pattern generator
  • Comprehensive test capability for the transmitter; DAC34SH84 quad DAC and two TRF3705 IQ Modulators with RF outputs
  • Software support with a full featured GUI for easy testing and (...)
  • 評価モジュール(EVM)用 GUI ダウンロード
    SLAC507B.ZIP (123888 KB)
    評価モジュール(EVM)用 GUI ダウンロード
    SLAC532.ZIP (126690 KB)

    設計ツールとシミュレーション

    シミュレーション・モデル ダウンロード
    SNAM098C.ZIP (111 KB) - IBIS Model
    シミュレーション・ツール ダウンロード
    PSpice® for TI design and simulation tool
    PSPICE-FOR-TI PSpice® for TI は、各種アナログの機能評価に役立つ、設計とシミュレーション向けのツールです。  さまざまな機能を持ち、設計とシミュレーションに適したこのツールは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償でご使用いただけます。アナログや電源に関する TI の製品ラインアップを対象に、業界でも有数の大規模な PSpice モデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。 

    はじめに

    • PSpice for TI ツールへのアクセスの申請
    • ツールのダウンロードとインストール
    • シミュレーション方法説明ビデオのご視聴

    PSpice for TI ツールを使用すると、内蔵のモデル・ライブラリを使用して、複雑な設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

    設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

    事前ロード済みの PSpice モデルで構成されたライブラリ全体に加えて、ツール内で各種 TI 製品情報に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。

    PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。  コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
    特長
    • 電源とシグナル・チェーンに関する TI の製品ラインアップを網羅する、各種 PSpice モデルで構成された事前インストール済みライブラリ
    • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
    • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
    • 複数製品の同時分析をサポート
    • Cadence の PSpice テクノロジーを活用
    • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
    • オフライン作業に対応し、柔軟性のあるスタンドアロン・ツール

    CAD/CAE シンボル

    パッケージ ピン数 ダウンロード
    WQFN (NKD) 64 オプションの表示

    購入と品質

    サポートとトレーニング

    TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

    コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

    TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

    トレーニング・シリーズ

    TI のトレーニングとビデオをすべて表示

    ビデオ

    関連ビデオ