トップ

製品の詳細

パラメータ

Function Dual-loop PLL Number of outputs 15 Number of Inputs 3 RMS jitter 0.088 Output frequency (Min) (MHz) 0.289 Output frequency (Max) (MHz) 3080 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features JESD204B Operating temperature range (C) -40 to 85 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

パッケージ|ピン|サイズ

WQFN (NKD) 64 81 mm² 9 x 9 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

特長

  • JEDEC JESD204B Support
  • Ultra-Low RMS Jitter
    • 88 fs RMS Jitter (12 kHz to 20 MHz)
    • 91 fs RMS Jitter (100 Hz to 20 MHz)
    • –162.5 dBc/Hz Noise Floor at 245.76 MHz
  • Up to 14 Differential Device Clocks from PLL2
    • Up to 7 SYSREF Clocks
    • Maximum Clock Output Frequency 3.1 GHz
    • LVPECL, LVDS, HSDS, LCPECL Programmable Outputs from PLL2
  • Up to 1 Buffered VCXO/Crystal Output from PLL1
    • LVPECL, LVDS, 2xLVCMOS Programmable
  • Dual Loop PLLatinum™ PLL Architecture
  • PLL1
    • Up to 3 Redundant Input Clocks
      • Automatic and Manual Switch-Over Modes
      • Hitless Switching and LOS
    • Integrated Low-Noise Crystal Oscillator Circuit
    • Holdover Mode When Input Clocks are Lost
  • PLL2
    • Normalized [1 Hz] PLL Noise Floor of
      –227 dBc/Hz
    • Phase Detector Rate up to 155 MHz
    • OSCin Frequency-Doubler
    • Two Integrated Low-Noise VCOs
  • 50% Duty Cycle Output Divides, 1 to 32
    (even and odd)
  • Precision Digital Delay, Dynamically Adjustable
  • 25-ps Step Analog Delay
  • Multi-Mode: Dual PLL, Single PLL, and Clock Distribution
  • Industrial Temperature Range: –40 to 85°C
  • Supports 105°C PCB Temperature (Measured at Thermal Pad)
  • 3.15-V to 3.45-V Operation
  • Package: 64-Pin QFN (9.0 mm × 9.0 mm × 0.8 mm)

All trademarks are the property of their respective owners.

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

概要

The LMK0482x family is the industry’s highest performance clock conditioner with JEDEC JESD204B support.

The 14 clock outputs from PLL2 can be configured to drive seven JESD204B converters or other logic devices, using device and SYSREF clocks. SYSREF can be provided using both DC and AC coupling. Not limited to JESD204B applications, each of the 14 outputs can be individually configured as high-performance outputs for traditional clocking systems.

The high performance, combined with features such as the ability to trade off between power or performance, dual VCOs, dynamic digital delay, holdover, and glitchless analog delay, make the LMK0482x family ideal for providing flexible high-performance clocking trees.

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 18
種類 タイトル 英語版のダウンロード 日付
* データシート LMK0482x Ultra Low-Noise JESD204B Compliant Clock Jitter Cleaner With Dual Loop PLLs データシート 2017年 9月 27日
アプリケーション・ノート Synchronization of Multiple LMK0482x Devices 2019年 12月 30日
技術記事 Solving synchronization challenges in Industrial Ethernet 2019年 7月 19日
技術記事 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
ユーザー・ガイド LMK04826/28 User’s Guide 2018年 3月 13日
技術記事 Preparing for 5G applications: sync your multichannel JESD204B data acquisition systems up to 15 GHz 2017年 8月 28日
技術記事 High-speed data converter clocking for JESD204B 2017年 7月 7日
セレクション・ガイド TI Components for Aerospace and Defense Guide 2017年 3月 22日
アプリケーション・ノート RF Sampling ADC with 800MHz of IBW LTE 2016年 9月 8日
ユーザー・ガイド TSW12J54EVM User's Guide 2015年 10月 21日
ユーザー・ガイド TSW54J60 Evaluation Module User's Guide 2015年 9月 21日
アプリケーション・ノート Analog Applications Journal 2Q 2015 2015年 4月 28日
アプリケーション・ノート JESD204B multi-device synchronization: Breaking down the requirements 2015年 4月 28日
セレクション・ガイド Analog for Xilinx (R) FPGAs Selection Guide - 2015 2015年 1月 7日
アプリケーション・ノート When is the JESD204B interface the right choice? 2014年 1月 22日
その他の技術資料 クロック&タイミング・ソリューション (Rev. A 翻訳版) 最新の英語版をダウンロード (Rev.C) 2013年 12月 11日
ユーザー・ガイド HSDC SEK-10 2013年 1月 17日
アプリケーション・ノート LMK04828 as a clock source for the ADS42JB69 2012年 11月 14日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$1,299.00
概要

The ADC08DJ3200 evaluation module (EVM) allows for the evaluation of the ADC08DJ3200 device. ADC08DJ3200 is a low-power, 8-bit, dual-channel 3.2-GSPS or single-channel 6.4-GSPS, RF-sampling analog-to-digital converter (ADC) with a buffered analog input, integrated digital down converter with (...)

特長
  • Flexible transformer-coupled analog input to allow for a variety of sources and frequencies
  • Easy-to-use software GUI to configure ADC08DJ3200, LMX2582, and LMK04828 devices for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High-Speed Data Converter Pro (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$1,999.00
概要

ADC09QJ1300 評価基板 (EVM) で、ADC09QJ1300-Q1 デバイスを評価できます。ADC09QJ1300-Q1 は、低消費電力、9 ビット、クワッド、1.3GSPS の A/D コンバータ (ADC) であり、バッファ付きアナログ入力と統合型ダウン・コンバータに加えて、JESD204B/C インターフェイスを実装したオンチップ PLL も搭載しています。この EVM は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。

この EVM は、JESD204B/C クロック・ジェネレータである LMK04828 を搭載しており、このジェネレータを適切に構成すると、包括的な JESD204B/C Subclass 1 クロック供給ソリューションを形成する目的で、超低ジッタの ADC デバイス・クロックと SYSREF を供給できます。

ADC09QJ1300-Q1 と LMK04828 は、使いやすいソフトウェア GUI を使用して制御することができ、多様な用途に合わせた迅速な構成が可能です。

ADC09QJ1300EVM は、高速 FMC+ コネクタ経由で、TSW14J57EVM データ・キャプチャ・ハードウェアに直接接続できます。TSW14J57EVM を使用する場合、データのキャプチャと分析を目的として、高速データ・コンバータ Pro ソフトウェア (DATACONVERTERPRO-SW) を使用することもできます。

特長
  • フレキシビリティの高いトランス結合型のアナログ入力により、多様な信号源と広い周波数範囲に対応可能
  • USB インターフェイス経由で、使いやすいソフトウェア GUI を使用して ADC09QJ1300-Q1 と LMK04828 の各デバイスを多様な方法で構成することが可能
  • 高速データ・コンバータ Pro ソフトウェア (DATACONVERTERPRO-SW) を使用すると、ADC の性能を迅速に評価可能
  • TSW14J57EVM データ・キャプチャ・カード (別売り) との接続が容易
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC12DJ2700 evaluation module (EVM) allows for the evaluation of the ADC12DJ2700 device. ADC12DJ2700 is a low-power, 12-bit, dual-channel 2.7-GSPS or single-channel 5.4-GSPS, RF-sampling analog-to-digital converter (ADC) with a buffered analog input, integrated digital down converter with (...)

特長
  • Flexible transformer-coupled analog input to allow for a variety of sources and frequencies
  • Easy-to-use software GUI to configure ADC12DJ2700, LMX2582, and LMK04828 devices for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High-Speed Data Converter Pro (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC12DJ3200 evaluation module (EVM) allows for the evaluation of device ADC12DJ3200. The ADC12DJ3200 is a low-power, 12-bit, dual 3.2-GSPS/single 6.4-GSPS, RF-sampling analog-to-digital converter (ADC) with a buffered analog input, integrated digital down converter with programmable NCO and (...)

特長
  • Flexible transformer-coupled analog input to allow for a variety of sources and frequencies
  • Easy-to-use software GUI to configure ADC12DJ3200, LMX2582, and LMK04828 devices for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High-Speed Data Converter Pro (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC12DJ5200RF evaluation module (EVM) allows for the evaluation of device ADC12DJ5200RF. The ADC12DJ5200RF is a low-power, 12-bit, dual 5.2-GSPS/single 10.4-GSPS, RF-sampling analog-to-digital converter (ADC) with a buffered analog input, integrated digital down converter with programmable NCO (...)

特長
  • Flexible transformer-coupled analog input to allow for a variety of sources and frequencies
  • Easy-to-use software GUI to configure ADC12DJ5200RF, LMX2582, and LMK04828 devices for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through high-speed data converter pro (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

ADC12DL3200 評価モジュール(EVM)は LVDS インターフェイス搭載の 12 ビット、デュアル 3.2GSPS / シングル 6.4GSPS、RF サンプリング A/D コンバータ(ADC)である ADC12DL3200 の評価のためのツールです。この EVM は 複数のシングルエンド AC 結合アナログ入力、オンボード ADC クロック生成機能、パワー・コンディショニング回路を搭載しています。ADC12DL3200EVM は TSW14DL3200EVM への直接接続が可能です。

高速データ・コンバータ Pro ソフトウェア(DATACONVERTERPRO-SW)解析ツールにより、追加的なサポートが提供されます。

特長
  • オンボードの LMX2582 クロック・シンセサイザによりクロックを供給
  • 400 ピン Samtec® SEARAY™ ヘッダは LVDS インターフェイス経由で TSW14DL3200EVM データ・キャプチャ・ソリューションに直接接続
  • DATACONVERTERPRO-SW 解析ツールは ADC EVM 出力のデータ・キャプチャやストレージなどの包括的な信号解析環境を提供
評価基板 ダウンロード
document-generic ユーザー・ガイド
$1,999.00
概要

ADC12QJ1600 評価基板 (EVM) で、ADC12QJ1600-Q1 デバイスを評価できます。ADC12QJ1600-Q1 は、低消費電力、12 ビット、クワッド・チャネル、1.6GSPS の A/D コンバータ (ADC) であり、バッファ付きアナログ入力と統合型ダウン・コンバータに加えて、JESD204B/C インターフェイスを実装したオンチップ PLL も搭載しています。この EVM は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。

この EVM は、JESD204B/C クロック・ジェネレータである LMK04828 を搭載しており、このジェネレータを適切に構成すると、包括的な JESD204B/C Subclass 1 クロック供給ソリューションを形成する目的で、超低ジッタの ADC デバイス・クロックと SYSREF を供給できます。

ADC12QJ1600-Q1 と LMK04828 は、使いやすいソフトウェア GUI を使用して制御することができ、多様な用途に合わせた迅速な構成が可能です。

ADC12QJ1600EVM は、高速 FMC+ コネクタ経由で、TSW14J57EVM データ・キャプチャ・ハードウェアに直接接続できます。TSW14J57EVM を使用する場合、データのキャプチャと分析を目的として、高速データ・コンバータ Pro ソフトウェア (DATACONVERTERPRO-SW) を使用することもできます。

特長
  • フレキシビリティの高いトランス結合型のアナログ入力により、多様な信号源と広い周波数範囲に対応可能
  • USB インターフェイス経由で、使いやすいソフトウェア GUI を使用して ADC12QJ1600-Q1 と LMK04828 の各デバイスを多様な方法で構成することが可能
  • 高速データ・コンバータ Pro ソフトウェア (DATACONVERTERPRO-SW) を使用すると、ADC の性能を迅速に評価可能
  • TSW14J57EVM データ・キャプチャ・カード (別売り) との接続が容易
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC14X250EVM is an evaluation board used to evaluate the ADC14X250 analog-to-digital converter (ADC) from Texas Instruments. The ADC14X250 is a single channel 14-bit ADC capable of operating at sampling rates up to 250 Mega Samples Per Second (MSPS) with outputs featuring a standard JESD204B (...)

特長

 

  • Transformer coupled signal input network allowing a single-ended signal source
  • LMK04828 system clock generator that generates the FPGA reference clock for the high speed serial interface
  • Default transformer coupled clock input network to test the ADC performance with a very low-noise clock
  • High speed (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

ADC31JB68EVM は、TI の ADC31JB68 A/D コンバータ(ADC)の性能評価のためのモジュールです。ADC31JB68 は、最大 500 MSPS(毎秒メガ・サンプル)のサンプリング・レート動作に対応したシングル・チャネルの 16 ビット ADC で、標準的な JESD204B 高速シリアル・インターフェイス出力を採用しています。

ADC31JB68EVM は、TI の JESD204B データ・キャプチャ・カードである TSW14J56EVM、および高速データ・コンバータ評価用の High Speed Data Converter Pro(HSDCPro)ソフトウェア・ツールとシームレスな連携が可能です。また、ADC31JB68EVM は、有力な FPGA ベンダから供給されている多くの FMC コネクタ搭載開発キットと互換です。

特長

  • トランス結合型の信号入力回路により、シングルエンド型信号源に対応
  • 高速シリアル・インターフェイス用の FPGA リファレンス・クロックを生成する LMK4828 システム・クロック・ジェネレータ
  • 超低ノイズ・クロックで ADC の性能をテストする、デフォルトのトランス結合型クロック入力回路
  • 標準的な FMC コネクタを介した高速シリアル・データ出力
  • USB コネクタと FTDI USB/SPI バス・トランスレータを介したデバイス・レジスタのプログラミング

評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC32RF42 evaluation module (EVM) demonstrates the performance of a dual 1.5-GSPS 14-bit analog-to-digital converter (ADC) with the JESD204B interface. The EVM includes the ADC32RF42 device, and JESD204B clocking is provided by the LMK04828 and TI voltage regulators to provide the necessary (...)

特長
  • External clocking supported, or onboard clock generation with LMK04828 generating SYSREF
  • JESD204B data interface to simplify digital interface; compliant up to 12.5-Gbps lane rates
  • Onboard power management with TI
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC32RF44 evaluation module (EVM) demonstrates the performance of a dual 2.5-GSPS 14-bit analog-to-digital converter (ADC) with the JESD204B interface. The EVM includes the ADC32RF44 device, and JESD204B clocking is provided by the LMK04828 and TI voltage regulators to provide the necessary (...)

特長
  • External clocking supported, or onboard clock generation with LMK04828 generating SYSREF
  • JESD204B data interface to simplify digital interface; compliant up to 12.5-Gbps lane rates
  • Onboard power management with TI
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC32RF45 evaluation module (EVM) demonstrates the performance of a dual 3-GSPS 14-bit analog-to-digital conver (ADC) with the JESD204B interface. The EVM includes the ADC32RF45 device, and JESD204B clocking is provided by the LMK04828 and TI voltage regulators to provide the necessary voltages (...)

特長

 

  • Onboard clock generation, or external clocking supported with LMK04828 generating SYSREF
  • JESD204B data interface to simplify digital interface; compliant up to 12.3-Gbps lane rates
  • Onboard power management with TI

 

評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC32RF82 evaluation module (EVM) demonstrates the performance of a dual, 2.45-GSPS, 14-bit analog-to-digital converter (ADC) with the JESD204B interface. The EVM includes the ADC32RF82 device, and JESD204B clocking is provided by the LMK04828 and TI voltage regulators to provide the (...)

特長
  • External clocking supported or onboard clock generation with LMK04828-generating SYSREF
  • JESD204B data interface simplifies digital interface; compliant up to 12.5-GBPS lane rates
  • Onboard power management with Texas Instruments
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要
The ADS54J20EVM is an evaluation module (EVM) that allows for the evaluation of Texas Instruments’ ADS54J20 and LMK04828 clock jitter cleaner. The ADS54J20 is a low power, 12-bit, 1-GSPS analog to digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B interface (...)
特長
  • Flexible transformer coupled analog input to allow for a variety of sources and frequencies
  • Easy to use software GUI to configure the ADS54J20 and LMK04828 for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High Speed Data Converter Pro software
  • Simple (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADS54J40EVM is an evaluation module (EVM) that allows for the evaluation of Texas Instruments’ ADS54J40 and LMK04828 clock jitter cleaner. The ADS54J40 is a low power, 14-bit, 1-GSPS analog to digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B interface (...)

特長
  • Flexible transformer coupled analog input to allow for a variety of sources and frequencies
  • Easy to use software GUI to configure the ADS54J40 and LMK04828 for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High Speed Data Converter Pro software
  • Simple (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要
The ADS54J42EVM is an evaluation module (EVM) that allows for the evaluation of Texas Instruments’ ADS54J42 and LMK04828 clock jitter cleaner. The ADS54J42 is a low power, 14-bit, 625-GMSPS analog to digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B (...)
特長
  • Flexible transformer coupled analog input to allow for a variety of sources and frequencies
  • Easy to use software GUI to configure the ADS54J42 and LMK04828 for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High Speed Data Converter Pro software
  • Simple (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADS54J64 evaluation module (EVM) is used to evaluate the ADS54J64 quad-channel, 14-bit, 1-GSPS, 2x-oversampling analog-to-digital converter (ADC). The EVM has transformer-coupled analog inputs to accommodate a wide range of signal sources and frequencies. The EVM is designed to connect (...)

特長
  • Transformer-coupled input network provides single-ended to differential signal conversion
  • LMK04828 (ultra-low jitter and phase noise clock) generates a complete JESD204B subclass 1 clocking solution simplifying the FPGA interface
  • Device registers programmed through a USB connector and FTDI USB-to-SPI (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADS54J66EVM is an evaluation module (EVM) that allows for the evaluation of Texas Instruments’ ADS54J66 and LMK04828 clock jitter cleaner. The ADS54J66 is a low power, 14-bit, 500-MSPS analog to digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B (...)

特長
  • Flexible transformer coupled analog input to allow for a variety of sources and frequencies
  • Easy to use software GUI to configure the ADS54J66 and LMK04828 for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through High Speed Data Converter Pro software
  • Simple (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

ADS54J69EVM は、ADS54J69 と、テキサス・インスツルメンツのクロック・ジッタ・クリーナである LMK04828 を評価するための評価基板 (EVM) です。ADS54J69 は、低消費電力、16 ビット、500MSPS の A/D コンバータ (ADC) であり、バッファ付きアナログ入出力に加えて、JESD204B インターフェイスを実装しています。この EVM は、トランス結合型のアナログ入力を複数採用しており、多様な信号源と広い周波数範囲に対応できます。LMK04828 は、超低ジッタで超低位相ノイズの ADC サンプル・クロックを供給するほか、システム・リファレンス・クロックと、包括的な JESD204B Subclass 1 クロック供給ソリューション向けのデバイス・サンプル・クロックも供給します。

ADS54J69 と LMK04828 は、使いやすいソフトウェア GUI を使用して制御することができ、多様な用途に合わせた迅速な構成が可能です。

ADS54J69EVM は、高速 FMC コネクタ経由で、TSW14J56EVM データ・キャプチャ・ハードウェアに直接接続できます。TSW14J56EVM を使用する場合、データのキャプチャと分析のサポートを目的として、高速データ・コンバータ Pro ソフトウェアを使用することもできます。

ADS54J69EVM は、ADS54J69 と、TI (テキサス・インスツルメンツ (...)

特長
  • フレキシビリティの高いトランス結合型のアナログ入力により、多様な信号源と広い周波数範囲に対応可能
  • USB インターフェイス経由で、使いやすいソフトウェア GUI を使用して ADS54J69 と LMK04828 の各デバイスを多様な方法で構成することが可能
  • 高速データ・コンバータ Pro ソフトウェアを使用すると、ADC の性能を迅速に評価可能
  • TSW14J56EVM キャプチャ・カードとの接続がシンプル
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADS58J64EVM is an evaluation board used to evaluate the ADS58J64 Integrated Receiver from Texas Instruments. The ADS58J64 is a low power, 14-bit, 500-MSPS, quad channel telecom receiver with a buffered analog input. The device supports JESD204B interface and data rates up to 10Gbps. The EVM has (...)

特長
  • Transformer-coupled signal input network, allows a single-ended signal source to the EVM
  • On board system clock generator (LMK04828) generates the FPGA reference clock, ADC sampling clock and SYSREFs for the high-speed JESD204B serial interface
  • Default transformer-coupled clock input network enables (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The AFE7422 evaluation module (EVM) is an RF-sampling transceiver platform that can be configured to support up to two-transmit and two-receive (2T2R) channels simultaneously. The module evaluates the AFE7422 device, which is a dual-channel RF-sampling analog front end (...)

特長
  • Allows evaluation of 4T4R RF-sampling AFE7422 solutions
  • JESD204B data interface to simplify digital interface; compliant up to 15-Gbps lane rates
  • Supports JESD204B subclass 1 for synchronization and compatibility
  • Option for DC-DC-based LDO-less power-management solution
  • Onboard clocking solution (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The AFE7444 evaluation module (EVM) is an RF-sampling transceiver platform that can be configured to support up to four-transmit and four-receive (4T4R) channels simultaneously. The module evaluates the AFE7444 device, which is a quad-channel RF-sampling analog front end (...)

特長
  • Allows evaluation of 4T4R RF-sampling AFE7444 solutions
  • JESD204B data interface to simplify digital interface; compliant up to 15-Gbps lane rates
  • Supports JESD204B subclass 1 for synchronization and compatibility
  • Option for DC-DC-based LDO-less power-management solution
  • Onboard clocking solution (...)
評価基板 ダウンロード
$1,999.00
概要

The AFE7769-3P5 evaluation module (EVM) is a board used to evaluate the AFE77xx family of integrated RF transceivers. AFE7769 and AFE7799 devices support up to four-transmit, four-receive, and two feedback channels (4T4R2F) and integrate phase-locked loops (PLLs) and voltage-controlled (...)

特長
  • Evaluates AFE77xx integrated transceiver family of devices
  • Simplified digital interface with JESD204B/C; supports up to 29.5-Gbps lane rates
  • JESD subclass 1 for multiple-device synchronization
  • Onboard clocking solution with optional external feed
  • Onboard power-management scheme
評価基板 ダウンロード
AFE7769EVM
AFE7769EVM
$1,999.00
概要

The AFE7769 evaluation module (EVM) is a board used to evaluate the AFE77xx family of integrated RF transceivers. AFE77xx devices support up to four-transmit, four-receive, and two feedback channels (4T4R2F) and integrate phase-locked loops (PLLs) and voltage-controlled oscillators (VCOs) for (...)

特長
  • Evaluates AFE77xx integrated transceiver family of devices
  • Simplified digital interface with JESD204B/C; supports up to 29.5-Gbps lane rates
  • JESD subclass 1 for multiple-device synchronization
  • Onboard clocking solution with optional external feed
  • Onboard power-management scheme
評価基板 ダウンロード
document-generic ユーザー・ガイド
$1,999.00
概要

The AFE7920 evaluation module (EVM) is an RF-sampling transceiver platform that can be configured to support up to four-transmit, four-receive plus two-feedback (4T4R + 2FB) channels simultaneously.

The board evaluates the AFE7920 device, which is a quad-channel RF-sampling analog front end (AFE (...)

特長
  • Allows evaluation of 4T4R + 2FB RF-sampling AFE7920 solutions
  • JESD204B/C data interface to simplify digital interface; compliant up to 29.5-Gbps lane rates
  • Supports JESD204B/C for synchronization and compatibility
  • Option for DC-DC-based LDO-less power-management solution
  • Onboard clocking solution (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The DAC38RF80EVM is the circuit board for evaluating DAC38RF80/84/90 digital-to-analog converters (DACs). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate. It is designed to work with the FPGA-based pattern generator card TSW14J56EVM (Rev B and up). The available (...)

特長
  • Allows evaluation of DAC38RF80/84/90 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with 2:1 impedance transformer for (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要
DAC38RF82EVM は DAC38RF82/83/85/93 D/A コンバータ(DAC)の評価のためのボードです。この EVM により、最大 9GSPS のサンプリング・レートの DAC の性能を評価できます。また、TSW14J56 EVM との組み合わせが可能です。使用可能な FMC コネクタにより、DAC から、サード・パーティー・ベンダの FPGA 開発ボードへのインターフェイスが可能になります。また、DAC とオンボードの LMK04828 クロック・チップを SPI 経由で制御するための使いやすいソフトウェア・インターフェイスも用意されています。
特長
  • DAC38RF82/83/85/93 を最大 9GSPS のサンプリング・レートで評価可能
  • FMC 経由で最大 12.5Gbps の SerDes シグナリング・レートをサポート
  • VCO を 2 個搭載した 低位相ノイズのオンチップ PLL を内蔵し、システム・クロック生成を簡素化。外部クロック・モードもサポート。
  • AC 結合型の差動出力と、平衡型から不平衡型への変換のためのオンボード 2:1 インピーダンス・トランス
  • 使いやすいソフトウェア・インターフェイスとデータ・パターン生成ツール
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要
The DAC38RF86 evaluation module (EVM) is the circuit board for evaluating DAC38RF86 digital-to-analog converters (DACs). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC connector also (...)
特長
  • Allows evaluation of DAC38RF86 or DAC38RF96 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with integrated impedance transformer (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要
The DAC38RF87 evaluation module (EVM) is the circuit board for evaluating the DAC38RF87 digital-to-analog converter (DAC). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC connector (...)
特長
  • Allows evaluation of DAC38RF87/97 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with integrated impedance transformer (DAC38RF87) for (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The DAC38RF89 evaluation module (EVM) is the circuit board for evaluating DAC38RF89 digital-to-analog converters (DACs). The DAC38RFEVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC (...)

特長
  • Allows evaluation of DAC38RF89 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with integrated impedance transformer (DAC38RF89) for (...)
評価基板 ダウンロード
概要

DEV-ADC34J22 は、Altera の HSMC 規格との統合向けの設計を採用した、4 チャネル、50MSPS の ADC モジュールです。DEV-ADC34J22 は、JESD204B に準拠する TI の新製品 ADC34J22 A/D コンバータ (ADC) を採用したほか、TI の LMK04828 ジッタ・クリーナを使用してクロックのコンディショニングも実施しています。TI の THS4541 850MHz BW 完全差動アンプを経由し、4 チャネルのうち 2 チャネルでシングルエンド DC 結合入力を受け入れます。

このモジュールは、1 個の EXT トリガ、1 個の EXT クロック、4 個のアナログ入力チャネルという、合計 6 個のフロント・パネル SMA コネクタを搭載しています。また、スタンドアロンのクロック生成向けに 10MHz の TCXO をオンボード実装し、100MHz VCXO と LMK04828B の組み合わせを使用して、リファレンス・クロックのジッタ・クリーニングを実施しています。ADC34J22 と LMK04828B は、Altera の Cyclone V SOC FPGA と、組込み形式の ARM Cortex A9 プロセッサ経由で、総合的に構成できます。DEV-ADC34J22 は、多様なアプリケーションをサポートするほか、2 個の RF (AC 結合) チャネルと 2 個のアナログ (DC 結合) チャネルを実装しています。

特長

基板の特長

  • TI の ADC34J22 A/D コンバータ
  • 4 チャネル、12 ビット、50MSPS、JESD204B 準拠の ADC モジュール
  • 2 個の RF AC 結合入力チャネル
  • 2 個のアナログ DC 結合入力チャネル
  • 外部クロック入力
  • 外部トリガ入力
  • TI LMK04828B デュアル・ループをオンボード実装
  • クロック・ジッタ・クリーナ搭載のリファレンス発振器 - 10MHz。TCXO
  • 1 番目 (高速側) ループ VCO - 100MHz。VCXO
  • Altera FPGA 開発ボードとのインターフェイスを実現する HSMC コネクタ
  • 最大 4 レーンの JESD204B をサポート
  • JESD204B サブクラス 0 および 1 との互換性
  • ADC34J22 と LMK04828B 両方のデバイスに対応する SPI 制御インターフェイス
  • Arrow の開発ボードに対応するリファレンス・デザインが利用可能
  • MTI の JESD コアのインスタンス化を含めた VHDL 設計ファイル
  • パワーアップの時点で、SoC の ARM プロセッサがこのモジュールを構成

AC 結合 RF フロント・エンドの特長

  • トランス結合型のシングル・エンドから差動への変換
  • チャネル 1 と 2 で利用可能
  • RF フロント・エンドの仕様:入力範囲 ±1.0V (2Vp-p)
  • 0.5 ~ 200MHz の入力帯域幅

2 個のアナログ DC 結合入力チャネル

  • チャネル 3 と 4 で、シングルエンドから差動への変換アンプが利用でき、ゲイン G=2V/V
  • アナログ・フロント・エンドの仕様:
  • 入力範囲:±0.5V、つまり全体で 1Vp-p
  • DC - 15MHz の入力帯域幅
評価基板 ダウンロード
document-generic ユーザー・ガイド
$499.00
概要

The LMK04828BEVM and LMK04826BEVM evaluation modules (EVMs) support the LMK0482x family of devices. The the LMK0482x devices are the industry's highest performance clock conditioners with JEDEC JESD204B support. The dual-loop architecture of the PLLATINUM™ integrated (...)

特長
  • JEDEC JESD204B support
  • Ultra-low rms jitter performance
  • Dual-loop architecture
  • 3 redundant input clocks with LOS
  • Precision digital delay, fixed or dynamically adjustable
評価基板 ダウンロード
document-generic ユーザー・ガイド
$1,999.00
概要

RF Sampling 4GSPS ADC with 8GHz DC-Coupled Fully differential Amplifier. Provides a wide bandwidth high performance AC- or DC-coupled capture platform with up to 2 GHz of continous capture bandwidth. Built-in DDC functions enable tuning, down-conversion and bandwidth reduction of captured signals (...)

特長

  • 12-bit 4GSPS ADC - ADC12J4000
  • 8GHz Fully Differential Amplifier - LMH5401
  • 4.8 GHz Low Phase Noise PLL/VCO TRF3765
  • Clock Jitter Cleaner LMK04828
  • Complete TI Power Solution
  • 2GHz Butterworth Low Pass Filter Design

評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The TSW16DX370EVM is a reference design board used to evaluate the high performance receiver IF super-heterodyne subsystem solution including the following products from Texas Instruments:

  • TRF37B32 dual down-converting mixer with integrated IF amplifier
  • LMH6521 dual digitally controlled variable gain (...)
特長
  • High linearity, low noise Superheterodyne sub-system reference design
  • Wide RF input range and greater than 100MHz of IF bandwidth
  • Quickly evaluate ADC performance through High Speed Data Converter Pro software
  • Simple connection to TSW14J56EVM data capture card or direct connection to FMC based Xilinx (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$699.00
概要

The TSW38J84EVM Evaluation Module is an evaluation board that allows system designers to evaluate the performance of Texas Instruments' dual transmit signal chain consisting of the DAC38J84, TRF3722, TRF3705, and the LMK04828. For ease of use as a complete dual RF transmit solution the TSW38J84EVM (...)

特長
  • Complete bits-to-RF dual transmit signal chain solution utilizing the JESD204B interface
  • TRF3722 integrated modulator and RF synthesizer reduces solution size and simplifies layout
  • Enables evaluation of RF performance of both TRF3722 and TRF3705 modulators
  • Includes LMK04828 for onboard clock generation (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$2,499.00
概要

The TSW40RF80 evaluation module (EVM) is a two-transmit two-receive (2T2R) RF-sampling transceiver reference design. The module contains the DAC38RF80 dual-channel RF-sampling digital-to-analog converter (DAC) and the ADC32RF45 dual-channel RF-sampling analog-to-digital converter (ADC).

The DAC38RF80 (...)

特長
  • RF-sampling transceiver utilizing the JESD204B interface
  • DAC38RF80 dual RF DAC with single-ended output
  • ADC32RF45 dual RF ADC with bypass option
  • LDO-less power-management solution
  • Onboard clocking solution; four different ADC clocking options, including TX PLL clock output
  • Interfaces with TSW14J56 or (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$2,499.00
概要

The TSW40RF82 evaluation module (EVM) is a two-transmit two-receive (2T2R) RF-sampling transceiver reference design. The module contains the DAC38RF82 dual-channel RF-sampling digital-to-analog converter (DAC) and the ADC32RF45 dual-channel RF-sampling analog-to-digital converter (ADC).

The DAC38RF82 (...)

特長
  • RF-sampling transceiver utilizing the JESD204B interface
  • DAC38RF82 dual RF DAC with differential output
  • ADC32RF45 dual RF ADC with bypass option
  • LDO-less power-management solution
  • Onboard clocking solution; four different ADC clocking options, including TX PLL clock output
  • Interfaces with TSW14J56 or FPGA (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$899.00
概要

The TSW54J60EVM is an evaluation module (EVM) that allows for the evaluation of Texas Instruments’ ADS54J60, LMH3401, LMH6401 and LMK04828 devices. The ADS54J60 is a low power, 16-bit, 1-GSPS analog to digital converter (ADC) with a buffered analog input and outputs featuring a JESD204B (...)

特長
  • Flexible transformer coupled analog input on the LMH6401 path to allow for a variety of sources and frequencies
  • Options for AC or DC coupling, single-ended or differential inputs
  • Easy to use software GUI to configure the ADS54J60, LMH6401 and LMK04828 for a variety of configurations through a USB (...)

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
クロック設計ツール - ループ・フィルタおよびデバイス構成+シミュレーション
CLOCKDESIGNTOOL The Clock Design Tool software helps with part selection, loop filter design and simulation of timing device solutions. When you enter desired output frequencies and a reference frequency (optional), the tool provides TI devices to meet the specified requirements, divider values and a recommended (...)
アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツ PLLatinum シミュレータ・ツール
PLLATINUMSIM-SW The PLLatinum Simulator Tool allows detailed design and simulation of  the Texas Instruments LMX series of PLLs and Synthesizers.
特長
  • Part Selection based on current, cost, phase noise, and package
  • Filter Design up for passive and active filters up to 4th Order
  • Simulation of phase noise including PLL, Fractional Engine, VCO, Input, Dividers, and Loop Filter
  • Simulation of spurs including phase detector and fractional.
  • Simulation of (...)
アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツのクロックおよびシンセサイザ(TICS)プロ・ソフトウェア
TICSPRO-SW The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
特長
  • Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
  • Export programming configurations for use in end application.

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNAM148F.ZIP (175 KB) - IBIS Model

リファレンス・デザイン

REFERENCE DESIGNS ダウンロード
12 ビット・デジタイザ向け、スケーラブル 20.8GSPS のリファレンス・デザイン
TIDA-010128 — このリファレンス・デザインは、RF サンプリング A/D コンバータ (ADC) をタイム・インターリーブ構成で使用して、20.8GSPS のサンプリング・システムを実現する方法を提示しています。タイム・インターリーブという方式は、サンプリング・レートを向上させるための実績ある従来型の方法です。ただし、性能を向上させるには、複数使用している個別 ADC のオフセット、ゲイン、サンプリング時間に関する不整合を一致させることが不可欠です。サンプリング・クロックが高くなるほど、インターリーブ型の複雑度が高くなります。複数の ADC の間での位相の一致は、より良い SFDR と ENOB を達成するために不可欠な仕様の 1 つです。このリファレンス・デザインは、19fs (フェムト秒) という高精度の位相制御ステップを達成している ADC12DJ5200RF のノイズレス・アパーチャ遅延時間調整 (tAD Adjust) 機能を使用し、20.8GSPS のインターリーブ実装を容易にしています。このリファレンス・デザインは、LMK04828 と LMX2594 をベースとし、12 ビットのシステム性能要件を満たす、オンボードの低ノイズ JESD204B クロック・ジェネレータを使用しています。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
信号アナライザ / ワイヤレス・テスタの RF サンプリング ADC 向けクロッキングのリファレンス・デザイン
TIDA-01016 — TIDA-01016 is a clocking solution for high dynamic range high speed ADC. RF input signals are directly captured using the RF sampling approach by high speed ADC. The ADC32RF45 is a dual- channel, 14-bit, 3-GSPS RF sampling ADC. The 3-dB input bandwidth is 3.2 GHz, and it captures signals up to 4 GHz (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
1GHz 信号帯域幅 RF サンプリング・レシーバのリファレンス・デザイン
TIDA-01161 — The RF sampling architecture offers an alternative to the traditional super-heterodyne architecture. An RF sampling analog-to-digital converter (ADC) operates at a high sampling rate and converts signals directly from radio frequencies (RF) to digital. Because of the high sampling rate, the RF (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
マルチバンド RF サンプリング・レシーバのリファレンス・デザイン
TIDA-01163 — The RF sampling receiver captures signals directly in the radio frequency (RF) band. In a multi-band application the desired signals are not very wide band but they are spaced far apart within the spectrum. The reference design captures signals in different RF bands and digitally down-converts them (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
TIDA-010122
TIDA-010122 — このリファレンス・デザインは、マッシブ MIMO (mMIMO)、フェーズド・アレイ・レーダー、通信ペイロードなど、最新の5G に対応した用途にまつわる同期設計の課題を解決するものです。一般的な RF フロント・エンドの場合、アンテナ、低ノイズ・アンプ (LNA)、ミキサ、局部発振器 (LO) はアナログ領域に、アナログ/デジタル・コンバータ、数値制御発振器 (NCO)、デジタル・ダウン・コンバータ (DDC) はデジタル領域にあります。システム全体の同期を実現するには、これらのデジタル・ブロックをシステム・クロックと同期させる必要があります。このリファレンス・デザインは ADC12DJ3200 データ・コンバータを使用し、オンチップ NCO を SYNC~ に対して同期させる方法で、確定的な待ち時間と複数のレシーバ間での 5ps 未満のチャネル間スキューを実現します。また、ノイズレスのアパーチャ遅延時間調整 (tAD Adjust) 機能を使用してスキューをさらに低減します。また、このデザインは、LMX2594 広帯域 PLL と LMK04828 シンセサイザおよびジッタ・クリーナーをベースとし、位相ノイズが非常に小さいクロック供給ソリューションも実現しています。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
レーダーと電子戦の各アプリケーション向け、マルチチャネル RF トランシーバのリファレンス・デザイン
TIDA-010132 — This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that is (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
高速オシロスコープと広帯域デジタイザ向け、12.8GSPS アナログ・フロント・エンドのリファレンス・デザイン
TIDA-01028 — このリファレンス・デザインは、インターリーブ型 RF サンプリング A/D コンバータ(ADC)を使用して、12.8GSPS のサンプリング速度を実現します。タイム・インターリーブを行う 2 個の RF サンプリング ADC を使用しています。インターリーブを行うには、これらの ADC 間で位相シフトを実現する必要があります。このリファレンス・デザインは、ADC12DJ3200 のノイズレス・アパーチャ遅延調整(tAD Adjust)機能を使用して位相シフトを実現します。この機能は、インターリーブ型 ADC に特有の不整合を最小化し、SNR、ENOB、SFDR 性能を最大化します。このリファレンス・デザインは、JESD204B をサポートする低位相ノイズのクロック・ツリーも採用しており、LMX2594 広帯域 PLL、LMK04828 シンセサイザ、ジッタ・クリーナーを使用して実装しています。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
160MHz 帯域ワイヤレス信号テスタのリファレンス・デザイン
TIDA-00988 — This reference design implements an IF subsystem for a standard wireless signal tester with an active balun-amplifier (LMH5401), LC bandpass filter, 16-bit ADC (ADC31JB68) and clock cleaner and generator PLL (LMK04828). Measurements using modulated signals demonstrate reception of the signal with (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
12.8GSPS データ・アクイジション・システムで性能を最大化する低ノイズ電源のリファレンス・デザイン
TIDA-01027 — This reference design demonstrates an efficient, low noise 5-rail power-supply design for very high-speed DAQ systems capable of > 12.8 GSPS. The power supply DC/DC converters are frequency synchronized and phase-shifted in order to minimize input current ripple and control frequency content (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
レーダー、ワイヤレス、5G テスタ向け、マルチチャネル RF トランシーバ・クロッキングのリファレンス・デザイン
TIDA-010131 — フェーズドアレイ・レーダー、ワイヤレス通信テスタ、電子戦などの高速最終製品向けのアナログ・フロント・エンドは、同期マルチトランシーバ・シグナル・チェーンを必要とします。各トランシーバ・シグナル・チェーンは高速 A/D コンバータ(ADC)と D/A コンバータ(DAC)、クロック・サブシステムを搭載しています。このクロック・サブシステムは高精度遅延調整機能を搭載した低ノイズ・サンプリング・クロックを提供し、最小のチャネル間スキューのほか、信号対ノイズ比(SNR)、スプリアス・フリー・ダイナミック・レンジ(SFDR)、IMD3、実効ビット数(ENOB)などの最適なシステム性能を実現します。このリファレンス・デザインはマルチチャネル JESD204B クロックの生成と AFE7444 EVM によるシステム性能を可能にします。最大 2.6GHz の無線周波数に対応する 6GSPS/3GSPS DAC/ADC クロックにより、10ps を超える優れたチャネル間スキューを実現します。また、AFE7444 のデータシート仕様に匹敵する SNR や SFDR などのシステム性能を提供します。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
RF サンプリング DAC のスプールとフェーズ・ノイズを最適化する電源のリファレンス・デザイン
TIDA-01215 — This reference design provides an efficient power supply scheme to power-up the RF-sampling DAC38RF8x digital-to-analog data converter (DAC) without sacrificing performance and also reduces board area and BOM. The reference design uses both DC/DC switchers and an LDO to power-up the DAC38RF8x while (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
RF サンプリング S バンド・レーダー・トランスミッタのリファレンス・デザイン
TIDA-01240 — Synthesis of waveforms appropriate for an S-band multifunction phased array radar (MPAR) is demonstrated with an RF sampling architecture utilizing the DAC38RF80, a 9GSPS 16-bit digital-to-analog converter (DAC). The RF sampling transmit architecture simplifies the signal chain, bringing the data (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
ADC12DJ3200 使用、L バンド、S バンド、C バンド、X バンド向けダイレクト RF サンプリング・レーダー・レシーバのリファレンス・デザイン
TIDA-01442 The TIDA-01442 reference design utilizes the ADC12DJ3200 evaluation module (EVM) to demonstrate a direct RF-sampling receiver for a radar operating in HF, VHF, UHF, L-, S-, C-, and part of X-band. The wide analog input bandwidth and high sampling rate (6.4 GSPS) of the analog-to-digital (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
マイクロ波バックホール向け高帯域ゼロ IF のリファレンス・デザイン
TIDA-01435 — The TSW40RF82EVM reference design provides a platform to interface the DAC38RF82 with a high-performance modulator - the TRF370417EVM. The TRF370417EVM can modulate wideband signals at up to 6 GHz as would be typical for a microwave backhaul application. The TRF370417 device may be substituted for a (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
設計ファイル
REFERENCE DESIGNS ダウンロード
レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス・デザイン
TIDA-01023 — High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports high channel count JESD204B synchronized clocks using one master and multiple (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン
TIDA-01021 — 高速マルチチャネル・アプリケーションはシステムの SNR、SFDR(スプリアス・フリー・ダイナミック・レンジ)、ENOB(実効ビット数)を最適化するために、チャネル間スキューを管理可能な高精度クロッキング・ソリューションを必要とします。このリファレンス・デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ~ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz 未満です。  TI の ADC12DJ3200 高速コンバータ EVM を使用することにより、入力信号が 5.25GHz の場合に 10ps(ピコ秒)未満のボード間クロック・スキューと 49.6dB の SNR を実現します。すべての主要な設計理論が記載され、部品選択プロセスや設計の最適化が説明されます。 回路図、ボード・レイアウト、ハードウェア・テスト、結果も公開されています。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
REFERENCE DESIGNS ダウンロード
レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B デイジーチェーン・クロックのリファレンス・デザイン
TIDA-01024 — High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports scaling up JESD204B synchronized clocks in daisy chain configuration. This (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
DSO、レーダー、5G ワイヤレス・テスト・システム向けのフレキシブルな 3.2GSPS マルチチャネル AFE のリファレンス・デザイン
TIDA-01022 — This high speed multi-channel data capture reference design enables optimum system performance. System designers needs to consider critical design parameters like clock jitter and skew for high speed multi-channel clock generation, which affects overall system SNR, SFDR, channel to channel skew and (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
REFERENCE DESIGNS ダウンロード
RF サンプリング ADC 向け、高効率、LDO 不要電源ネットワークのリファレンス・デザイン
TIDA-01247 TI Design TIDA-01247 demonstrates a simplified and efficient network to power an ADC32RFxx. All three power domains of the analog-to-digital converter (ADC) are supplied using a switching regulator to enable the use of a power-supply network without a low-dropout (LDO) linear regulator (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
アップストリーム DOCSIS 3.1 アプリケーション向け広帯域レシーバのリファレンス・デザイン
TIDA-01378 — This reference design consists of an analog front-end (AFE) signal chain for wideband receiver applications using the LMH2832 digitally controlled variable gain amplifier (DVGA) and ADS54J40 analog-to-digital converter (ADC). The design is primarily targeted for upstream DOCSIS 3.1 receiver (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
1GHz 帯域幅、デュアル・チャネル・トランスミッタ、最大 4GHz、リファレンス・デザイン
TIDA-00409 The TSW38J84 EVM reference design provides a platform to demonstrate a wideband dual transmit solution that incorporates an integrated LO.  The reference design utilizes the 2.5 GSPS DAC38J84 device with the high performance modulators: TRF3722 (including integrated PLL/VCO) and TRF3705. The (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
同期整流マルチ JESD204B ADC、エミッタ・ポジション・ロケーション、リファレンス・デザイン
TIDA-00467 A common technique to estimate the position of emitters uses the amplitude and phase shift data of a signal derived from an array of spatially distributed sensors. For such systems, it is important to guarantee a deterministic phase relationship between the sensors to minimize errors in the actual (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
RF サンプリング S バンド・レーダー・レシーバのリファレンス・デザイン
TIDA-00814 — A direct RF sampling receiver approach to a radar system operating in S-band is demonstrated using the ADC32RF45, 3-Gsps, 14-bit analog to digital converter (ADC). RF sampling reduces the complexity of a system by removing down conversion and using a high sampling rate enables wider signal (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
AC/DC 結合固定ゲイン・アンプ付き 16 ビット 1GSPS デジタイザのリファレンス・デザイン
TIDA-00823 — This reference design discusses the use and performance of the Ultra-Wideband, Fixed-gain high-speed amplifier, the LMH3401 to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
DSP+ARM SoC を使用し最適化したレーダー・システムのリファレンス・デザイン
TIDEP0060 — For modern radar system developers currently using an FPGA or ASIC to connect to high speed data converters, who need faster time to market with increased performance and significant reduction in cost, power, and size, this reference design includes the first widely available processor integrating a (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
連続波の位相整列マルチトーン・ジェネレータ:DC ~ 6GHz 対応 RF サンプリング DAC のリファレンス・デザイン
TIDA-01084 The TIDA-01084 reference design demonstrates the use of RF sampling DAC to generate continuous phase-aligned multitone waveforms. With four 48-bit independent NCOs, the 14-bit, 9GSPS DAC38RF83 can generate four CW tones placed anywhere within the first Nyquist zone or up to 6 GHz in the second.

This (...)

document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
リファレンス・デザイン - RF サンプリング 4-GSPS ADC、8-GHz DC 結合差動アンプ付
TIDA-00431 Wideband radio frequency (RF) receivers allow greatly increased flexibility in radio designs. The wide instantaneous bandwidth allows flexible tuning without changing hardware and the ability to capture multiple channels at widely separated frequencies.

This reference design describes a wideband RF (...)

document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
オシロスコープ、ワイヤレス・テスタ、レーダー向け高速マルチチャネル ADC クロックのリファレンス・デザイン
TIDA-01017 — The TIDA-01017 reference design demonstrates the performance of a clocking solution for a high speed multi-channel system, analyzed by measuring the channel to channel skew for the entire input frequency range of the RF sampling ADC. Channel to channel skew is critical for phased array radar and (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
デジタル・オシロスコープ / ワイヤレス・テスタの 12 ビット高速 ADC 向け 4GHz クロックのリファレンス・デザイン
TIDA-01015 — The TIDA-01015 is a clocking solution reference design for high speed direct RF sampling GSPS ADCs. This design showcases the significance of the sampling clock to achieve high SNR for 2nd Nyquist zone input signal frequencies. ADC12J4000 is a 12-bit, 4-GSPS RF sampling ADC with 3-dB input bandwidth (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
高帯域幅の任意波形ジェネレータのリファレンス・デザイン:DC または AC 結合、高電圧出力に対応
TIDA-00684 — In TIDA-00684 reference design a quad-channel TSW3080 evaluation module (EVM) is developed to shows how to use an active amplifier interface with the DAC38J84 to demonstrate an arbitrary-waveform-generator frontend. The DAC38J84 provides four DAC channels with 16 bits of resolution with a maximum (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
66AK2L06 JESD204B ~ ADC32RF80 接続広帯域レシーバ設計のリファレンス・デザイン
TIDEP0081 — For wideband receiver system developers currently using FPGA or ASIC to connect High Speed data converters to a baseband processor, who need faster time to market with increased performance and significant reduction in cost, power, and size. This reference design includes the first widely available (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
広帯域 ADC および DAC に付属する 66AK2L06 JESD
TIDEP0034 For developers currently using an FPGA or ASIC to connect to high speed data converters who need faster time to market with increased performance and significant reduction in cost, power, and size this reference design includes the first widely available processor integrating a JESD204B interface (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
50Ω、2GHz オシロスコープ・フロント・エンド、リファレンス・デザイン
TIDA-00826 このリファレンス・デザインは 50Ω 入力オシロスコープ・アプリケーション向けアナログ・フロント・エンドの一部です。この評価プラットフォームにより、周波数ドメイン・アプリケーションと時間ドメイン・アプリケーションの両方で、DC ~ 2GHz 入力信号の処理が可能になります。
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
16 ビット 1GSPS デジタイザ、リファレンス・デザイン、AC/DC 結合可変ゲイン・アンプ付
TIDA-00822 This reference design discusses the use and performance of the Digital Variable-Gain high-speed amplifier, the LMH6401, to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
700~2700 MHz 2 チャネル・レシーバ、16 ビット ADC および 100 MHz IF 帯域幅付き、リファレンス・デザイン
TIDA-00360 The increasing demand on wireless networks to provide faster data links to customers has driven transceiver hardware to increasingly demanding performance with enough bandwidth to support the largest standardized multi-carrier frequency bands (with band aggregation in some cases) and enough receiver (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
Xilinx プラットフォームを使用する JESD204B ギガ-サンプル ADC の同期、フェーズ・アレイ・レーダー・システム用
TIDA-00432 Xilinx VC707 プラットフォームを使用して 2 個の ADC12J4000 評価モジュール(EVM)を互いに同期する方法を示したシステム・レベルのリファレンス・デザインです。このリファレンス・デザインの技術資料は、クロック・スキームを含め、必要なハードウェアの修正とデバイスの構成法について説明しています。評価モジュールごとに、サンプルの構成ファイルを提示しています。FPGA ファームウェアについて説明するほか、関連する Xilinx IP のブロック構成パラメータを示しています。実際のハードウェアを使用して取得したデータを表示、分析し、特性を設定したケーブルやキャリブレーション済みの伝搬遅延なしで 50ps(ピコ秒)以内の同期を実現する方法を示します。
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
クロック・ソリューション、リファレンス・デザイン、GSPS ADC 用
TIDA-00359 Low cost, high performance clocking solution for GSPS data converters. This reference design discusses the use of a TRF3765, a low noise frequency synthesizer, generating the sampling clock for a 4 GSPS analog-to-digital converter (ADC12J4000). Experiments demonstrate data sheet comparable SNR and (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
JESD204B シリアル・リンクのイコライゼーション最適化
TIDA-00353 データ・コンバータ用の JESD204B 高速シリアル・インターフェイスで生じるチャネル損失を補正する効果的な方法は、イコライゼーション技法を採用することです。このリファレンス・デザインは、デュアル 16 ビット、370 (...)
document-generic 回路 document-generic ユーザー・ガイド
REFERENCE DESIGNS ダウンロード
高速 ADC を使った JESD204B リンク・レイテンシ設計
TIDA-00153 JESD204B links are the latest trend in data-converter digital interfaces. These links take advantage of high-speed serial-digital technology to offer many compelling benefits including improved channel densities. This reference design addresses one of the challenges of adopting the new interface (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (NKD) 64 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

Utilizing JESD204B interface in low cost applications

Get an overview of the 4-channel, 50-MSPS DEV-ADC34J22 evaluation module. The board features TI's ADC34J22 ADC, LMK04828 jitter cleaner and THS4541 fully diffe

投稿日: 04-Sep-2014
時間: 02:46

Learn about the features of the DEV-ADC34J22

関連ビデオ