ホーム クロックとタイミング クロック・ジッタ・クリーナとシンクロナイザ

LMK04832

アクティブ
購入

Ultra low-noise JESD204B compliant clock jitter cleaner with dual loop

データシート
トップ
Ultra low-noise JESD204B compliant clock jitter cleaner with dual loop

LMK04832

アクティブ
データシート 購入

製品の詳細

パラメータ

Function Dual-loop PLL Number of outputs 15 Number of Inputs 3 RMS jitter (fs) 54 Output frequency (Min) (MHz) 0.305 Output frequency (Max) (MHz) 3250 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features JESD204B Operating temperature range (C) -40 to 85 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

パッケージ｜ピン｜サイズ

WQFN (NKD) 64 81 mm² 9 x 9 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

特長

  • 最大クロック出力周波数: 3255MHz
  • マルチモード: デュアルPLL、シングルPLL、クロック分配
  • 超低ノイズ(2500MHz時):
    • 54fs RMSジッタ(12kHz～20MHz)
    • 64fs RMSジッタ(100Hz～20MHz)
    • -157.6dBc/Hzのノイズ・フロア
  • 超低ノイズ(3200MHz時):
    • 61fs RMSジッタ(12kHz～20MHz)
    • 67fs RMSジッタ(100Hz～100MHz)
    • －156.5dBc/Hzのノイズ・フロア
  • PLL2
    • PLL FOM: －230dBc/Hz
    • PLL 1/f: －128dBc/Hz
    • 位相検出速度: 最高320MHz
    • 2つの内蔵VCO: 2440～2580MHz
      および2945～3255MHz
  • 最大14個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOSプログラマブル出力
  • 最大1個のバッファ付きVCXO/XO出力
    • LVPECL、LVDS、2xLVCMOSプログラマブル
  • 1-1023のCLKout分周器
  • 1-8191のSYSREF分周器
  • SYSREFクロックの25psステップ・アナログ遅延
  • デバイス・クロックおよびSYSREFのデジタル遅延および動的デジタル遅延
  • PLL1によるホールドオーバー・モード
  • PLL1またはPLL2による0遅延
  • 105℃のPCB温度に対応(サーマル・パッドで測定)

All trademarks are the property of their respective owners.

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

概要

LMK04832は、超高性能でJEDEC JESD204Bに準拠したクロック・コンディショナーで、LMK0482xファミリの製品とピン互換性があります。

PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。

LMK04832は、SYSREFの生成またはリクロッキングの有無にかかわらず、デュアルPLL、シングルPLL、またはクロック分配モードで動作するように構成できます。PLL2は内蔵VCOでも外付けVCOでも動作します。

高性能である上に、電力と性能のトレードオフ、デュアルVCO、動的デジタル遅延、ホールドオーバーといった機能を備えたLMK04832は、柔軟性の高い高性能クロック・ツリー・ソリューションとして最適です。

 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
機能およびピン配置は同じだが、同等ではない比較製品
LMK04821 アクティブ Ultra low jitter synthesizer and jitter cleaner with JESD204B support 本製品はより低いVCO周波数を提供します
LMK04826 アクティブ Ultra low-noise JESD204B compliant clock jitter cleaner with integrated 1840 to1970-MHz VCO0 本製品はより低いVCO周波数を提供します
LMK04828 アクティブ Ultra low-noise JESD204B compliant clock jitter cleaner with integrated 2370 to 2630-MHz VCO0. 本製品はより低いVCO周波数を提供します

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 10
種類 タイトル 英語版のダウンロード 日付
* データシート LMK04832 超低ノイズ、JESD204B準拠クロック・ジッタ・クリーナ、デュアル・ループPLL内蔵 データシート (Rev. C 翻訳版) 英語版をダウンロード (Rev.C) 2018年 10月 5日
技術記事 Clock tree fundamentals: finding the right clocking devices for your design 2021年 3月 24日
アプリケーション・ノート Clocking for Medical Ultrasound Systems (Rev. A) 2020年 9月 30日
その他の技術資料 LMK04832EVM-CVAL EU Declaration of Conformity (DoC) 2020年 5月 29日
アプリケーション・ノート Synchronization of Multiple LMK0482x Devices 2019年 12月 30日
技術記事 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
ユーザー・ガイド LMK04832 User's Guide (Rev. A) 2017年 12月 21日
アプリケーション・ノート Analog Applications Journal 2Q 2015 2015年 4月 28日
アプリケーション・ノート JESD204B multi-device synchronization: Breaking down the requirements 2015年 4月 28日
アプリケーション・ノート When is the JESD204B interface the right choice? 2014年 1月 22日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価ボード ダウンロード
document-generic ユーザー・ガイド
10699
概要

The ADC12DJ3200EVMCVAL is an evaluation module (EVM) that evaluates the ADC12DJ3200QML-SP device. ADC12DJ3200QML-SP is a space-grade, low-power, 12-bit, dual 3.2-GSPS/single 6.4-GSPS, RF-sampling analog-to-digital converter (ADC) with a buffered analog input, integrated digital down converter (...)

特長
  • Flexible transformer-coupled analog input to allow for a variety of sources and frequencies
  • Easy-to-use software GUI to configure ADC12DJ3200QML-SP, LMX2582, and LMK04832 devices for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through high-speed data converter (...)
詳細を表示
評価ボード ダウンロード
document-generic ユーザー・ガイド
499
概要
The LMK04832EVM allows evaluation of the LMK04832 with test equipment or other evaluation boards to verify block or system requirements for use in a specific application.  The LMK04832 EVM is pre-populated with a 122.88 MHz VCXO for dual loop operation.  The VCXO can be substituted if a (...)
特長
  • Up to three clocks inputs for PLL1 operation and up to four clock inputs for PLL2 operation
  • Buffered OSCin output on OSCout port.  If used, reduce one clock input
  • 14 clock outputs from internal VCO, external VCO, or clock input.  Plus one buffered OSCin output
  • SYNC input on CLKin0 or SYNC pin for (...)
詳細を表示

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツ PLLatinum シミュレータ・ツール
PLLATINUMSIM-SW — The PLLatinum Simulator Tool allows detailed design and simulation of  the Texas Instruments LMX series of PLLs and Synthesizers.
特長
  • Part Selection based on current, cost, phase noise, and package
  • Filter Design up for passive and active filters up to 4th Order
  • Simulation of phase noise including PLL, Fractional Engine, VCO, Input, Dividers, and Loop Filter
  • Simulation of spurs including phase detector and fractional.
  • Simulation of (...)
詳細を表示
アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツのクロックおよびシンセサイザ（TICS）プロ・ソフトウェア
TICSPRO-SW — The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
特長
  • Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
  • Export programming configurations for use in end application.
詳細を表示

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNAM221.ZIP (192 KB) - IBIS Model
シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析
詳細を表示
設計ツール ダウンロード
Clock tree architect programming software
CLOCK-TREE-ARCHITECT — Clock tree architect はクロック・ツリーの合成ツールであり、開発中システムの要件に基づいてクロック・ツリー・ソリューションを生成する方法で、お客様の設計プロセスの効率化に貢献します。このツールは、多様なクロック供給製品を収録した包括的なデータベースからデータを抽出し、システム・レベルのマルチチップ・クロック供給ソリューションを生成します。
特長
  • 入力周波数、出力周波数、クロックの形式、クロックの数など、お客様固有の設計要件を受け入れ
  • ノイズ・フロアや位相決定の要件など、多様で高度な仕様を考慮に入れて、複数のクロック・ツリーを生成
  • 明確で直観的なブロック図を提示
  • 各製品とシステムに関する主な性能指標 (面積、価格、ジッタ、電力) を推定
  • 今後参照できるように、データシート、トレーニング資料、ソフトウェア・ツールなどへのクイック・リンクを含めた設計レポートを生成
詳細を表示

リファレンス・デザイン

リファレンス・デザイン ダウンロード
レーダーと電子戦の各アプリケーション向け、マルチチャネル RF トランシーバのリファレンス・デザイン
TIDA-010132 — This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that is (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
12.8GSPS データ・アクイジション・システムで性能を最大化する低ノイズ電源のリファレンス・デザイン
TIDA-01027 — This reference design demonstrates an efficient, low noise 5-rail power-supply design for very high-speed DAQ systems capable of > 12.8 GSPS. The power supply DC/DC converters are frequency synchronized and phase-shifted in order to minimize input current ripple and control frequency content (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (NKD) 64 オプションの表示

購入と品質

含まれる情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ