トップ

製品の詳細

パラメータ

Function Dual-loop PLL Number of outputs 14 Number of Inputs 3 RMS jitter 0.047 Output frequency (Min) (MHz) 0.305 Output frequency (Max) (MHz) 3250 Input type LVCMOS, LVDS, LVPECL Output type LVCMOS, LVDS, LVPECL Supply voltage (Min) (V) 3.15 Supply voltage (Max) (V) 3.45 Features JESD204B Operating temperature range (C) -40 to 85 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

パッケージ|ピン|サイズ

WQFN (NKD) 64 81 mm² 9 x 9 open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

特長

  • 最大クロック出力周波数: 3255MHz
  • マルチモード: デュアルPLL、シングルPLL、クロック分配
  • 超低ノイズ(2500MHz時):
    • 54fs RMSジッタ(12kHz~20MHz)
    • 64fs RMSジッタ(100Hz~20MHz)
    • -157.6dBc/Hzのノイズ・フロア
  • 超低ノイズ(3200MHz時):
    • 61fs RMSジッタ(12kHz~20MHz)
    • 67fs RMSジッタ(100Hz~100MHz)
    • -156.5dBc/Hzのノイズ・フロア
  • PLL2
    • PLL FOM: -230dBc/Hz
    • PLL 1/f: -128dBc/Hz
    • 位相検出速度: 最高320MHz
    • 2つの内蔵VCO: 2440~2580MHz
      および2945~3255MHz
  • 最大14個の差動デバイス・クロック
    • CML、LVPECL、LCPECL、HSDS、LVDS、2xLVCMOSプログラマブル出力
  • 最大1個のバッファ付きVCXO/XO出力
    • LVPECL、LVDS、2xLVCMOSプログラマブル
  • 1-1023のCLKout分周器
  • 1-8191のSYSREF分周器
  • SYSREFクロックの25psステップ・アナログ遅延
  • デバイス・クロックおよびSYSREFのデジタル遅延および動的デジタル遅延
  • PLL1によるホールドオーバー・モード
  • PLL1またはPLL2による0遅延
  • 105℃のPCB温度に対応(サーマル・パッドで測定)

All trademarks are the property of their respective owners.

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ

概要

LMK04832は、超高性能でJEDEC JESD204Bに準拠したクロック・コンディショナーで、LMK0482xファミリの製品とピン互換性があります。

PLL2からの14のクロック出力を構成して、7つのJESD204Bコンバータ、あるいはデバイス・クロックおよびSYSREFクロックを使用するその他のロジック・デバイスを駆動できます。DCおよびAC結合によりSYSREFを生成することが可能です。JESD204Bアプリケーションに限らず、従来のクロッキング・システム向けに14の出力をそれぞれ高性能出力として個別に構成できます。

LMK04832は、SYSREFの生成またはリクロッキングの有無にかかわらず、デュアルPLL、シングルPLL、またはクロック分配モードで動作するように構成できます。PLL2は内蔵VCOでも外付けVCOでも動作します。

高性能である上に、電力と性能のトレードオフ、デュアルVCO、動的デジタル遅延、ホールドオーバーといった機能を備えたLMK04832は、柔軟性の高い高性能クロック・ツリー・ソリューションとして最適です。

open-in-new その他の クロック・ジッタ・クリーナとシンクロナイザ
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 9
種類 タイトル 英語版のダウンロード 日付
* データシート LMK04832 超低ノイズ、JESD204B準拠クロック・ジッタ・クリーナ、デュアル・ループPLL内蔵 データシート (Rev. C 翻訳版) 英語版をダウンロード (Rev.C) 2018年 10月 5日
アプリケーション・ノート Synchronization of Multiple LMK0482x Devices 2019年 12月 30日
技術記事 Solving synchronization challenges in Industrial Ethernet 2019年 7月 19日
技術記事 Step-by-step considerations for designing wide-bandwidth multichannel systems 2019年 6月 4日
ユーザー・ガイド LMK04832 User's Guide 2017年 12月 21日
セレクション・ガイド PLL and RF Synthesizer Solutions 2017年 5月 2日
アプリケーション・ノート Analog Applications Journal 2Q 2015 2015年 4月 28日
アプリケーション・ノート JESD204B multi-device synchronization: Breaking down the requirements 2015年 4月 28日
アプリケーション・ノート When is the JESD204B interface the right choice? 2014年 1月 22日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The ADC12DJ3200EVMCVAL is an evaluation module (EVM) that evaluates the ADC12DJ3200QML-SP device. ADC12DJ3200QML-SP is a space-grade, low-power, 12-bit, dual 3.2-GSPS/single 6.4-GSPS, RF-sampling analog-to-digital converter (ADC) with a buffered analog input, integrated digital down converter (...)

特長
  • Flexible transformer-coupled analog input to allow for a variety of sources and frequencies
  • Easy-to-use software GUI to configure ADC12DJ3200QML-SP, LMX2582, and LMK04832 devices for a variety of configurations through a USB interface
  • Quickly evaluate ADC performance through high-speed data converter (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$499.00
概要
The LMK04832EVM allows evaluation of the LMK04832 with test equipment or other evaluation boards to verify block or system requirements for use in a specific application.  The LMK04832 EVM is pre-populated with a 122.88 MHz VCXO for dual loop operation.  The VCXO can be substituted if a (...)
特長
  • Up to three clocks inputs for PLL1 operation and up to four clock inputs for PLL2 operation
  • Buffered OSCin output on OSCout port.  If used, reduce one clock input
  • 14 clock outputs from internal VCO, external VCO, or clock input.  Plus one buffered OSCin output
  • SYNC input on CLKin0 or SYNC pin for (...)

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツ PLLatinum シミュレータ・ツール
PLLATINUMSIM-SW The PLLatinum Simulator Tool allows detailed design and simulation of  the Texas Instruments LMX series of PLLs and Synthesizers.
特長
  • Part Selection based on current, cost, phase noise, and package
  • Filter Design up for passive and active filters up to 4th Order
  • Simulation of phase noise including PLL, Fractional Engine, VCO, Input, Dividers, and Loop Filter
  • Simulation of spurs including phase detector and fractional.
  • Simulation of (...)
アプリケーション・ソフトウェアとフレームワーク ダウンロード
テキサス・インスツルメンツのクロックおよびシンセサイザ(TICS)プロ・ソフトウェア
TICSPRO-SW The TICS Pro software is used to program the evaluation modules (EVMs) for device numbers with these prefixes: CDC, LMK and LMX. These devices include PLLs and voltage-controlled oscillators (PLL+VCO), synthesizers and clocking devices.
特長
  • Program EVMs through the USB2ANY Interface Adaptor or onboard USB interface.
  • Export programming configurations for use in end application.

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNAM221.ZIP (192 KB) - IBIS Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
レーダーと電子戦の各アプリケーション向け、マルチチャネル RF トランシーバのリファレンス・デザイン
TIDA-010132 — This reference design, an 8-channel analog front end (AFE), is demonstrated using two AFE7444 4-channel RF transceivers and a LMK04828-LMX2594 based clocking subsystem which can enable designs to scale to 16 or more channels. Each AFE channel consists of a 14-bit, 9-GSPS DAC and a 3-GSPS ADC that is (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
12.8GSPS データ・アクイジション・システムで性能を最大化する低ノイズ電源のリファレンス・デザイン
TIDA-01027 — This reference design demonstrates an efficient, low noise 5-rail power-supply design for very high-speed DAQ systems capable of > 12.8 GSPS. The power supply DC/DC converters are frequency synchronized and phase-shifted in order to minimize input current ripple and control frequency content (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
WQFN (NKD) 64 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

システム性能の最適化と設計時間 超低クロック・ジェネレータ LMK03328

今日はTIの最新クロック・ジェネレータLMK03328の性能および機能に関するデモをお見せします。

投稿日: 13-Jan-2016
時間: 07:12

詳細はこちら

関連ビデオ