LMK61E2
- Ultra-Low Noise, High Performance
- Jitter: 90 fs RMS Typical fOUT > 100 MHz
- PSRR: –70 dBc, Robust Supply Noise Immunity
- Flexible Output Format; User Selectable
- LVPECL up to 1 GHz
- LVDS up to 900 MHz
- HCSL up to 400 MHz
- Total Frequency Tolerance of ±50 ppm
- System Level Features
- Frequency Margining: Fine and Coarse
- Internal EEPROM: User Configurable Default Settings
- Other Features
- Device Control: I2C
- 3.3-V Operating Voltage
- Industrial Temperature Range (–40ºC to +85ºC)
- 7-mm × 5-mm 8-Pin Package
- Create a Custom Design Using the LMK61E2 With the WEBENCH® Power Designer
The LMK61E2 device is an ultra-low jitter PLLatinum programmable oscillator with a fractional-N frequency synthesizer with integrated VCO that generates commonly used reference clocks. The outputs can be configured as LVPECL, LVDS, or HCSL.
The device features self start-up from on-chip EEPROM that is factory programmed to generate 156.25-MHz LVPECL output. The device registers and EEPROM settings are fully programmable in-system through I2C serial interface. Internal power conditioning provide excellent power supply ripple rejection (PSRR), reducing the cost and complexity of the power delivery network. The device operates from a single 3.3-V ± 5% supply.
The device provides fine and coarse frequency margining options through I2C serial interface to support system design verification tests (DVT), such as standard compliance and system timing margin testing.
技術資料
| 種類 | タイトル | 英語版のダウンロード | 日付 | |
|---|---|---|---|---|
| * | データシート | LMK61E2 Ultra-Low Jitter Programmable Oscillator With Internal EEPROM データシート (Rev. B) | 2017年 2月 3日 | |
| 技術記事 | Clock tree fundamentals: finding the right clocking devices for your design | 2021年 3月 24日 | ||
| アプリケーション・ノート | Clocking for Medical Ultrasound Systems (Rev. A) | 2020年 9月 30日 | ||
| 技術記事 | Step-by-step considerations for designing wide-bandwidth multichannel systems | 2019年 6月 4日 | ||
| 技術記事 | Preparing for 5G applications: sync your multichannel JESD204B data acquisition systems up to 15 GHz | 2017年 8月 28日 | ||
| ユーザー・ガイド | LMK61E2EVM, LMK61E0MEVM User's Guide (Rev. B) | 2017年 8月 10日 | ||
| アプリケーション・ノート | Vibration and Shock Sensitivity: A Comparative Study of Oscillators | 2017年 1月 11日 | ||
| 技術記事 | Complete clock-tree solutions that make a hardware designer’s life easier | 2016年 3月 10日 | ||
| アプリケーション・ノート | Time Domain Jitter Measurement Consideration for Low-Noise Oscillators | 2015年 10月 5日 | ||
| アプリケーション・ノート | Frequency Margining Using TI's High Performance Programmable Oscillators | 2015年 10月 2日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。
LMK05028EVM — LMK05028 ネットワーク・クロック・ジェネレータ / シンクロナイザの評価基板
LMK05028EVM は、LMK05028 ネットワーク・クロック・ジェネレータ / シンクロナイザの評価基板 (EVM) です。この EVM は、デバイスの評価、準拠試験、システム・プロトタイピングに使用できます。
LMK05028 は、ジッタ減衰と入力ワンダーの帯域幅がプログラマブルである 2 個のデジタル PLL (DPLL) を統合しています。この EVM は、上記のデバイスと、50Ω の試験装置のインターフェイスを確立するために、クロック入力、発振器入力、クロック出力向けの SMA コネクタを複数搭載しています。XO と TCXO (...)
LMK61E2EVM — LMK61E2EVM 超低ジッタ、プログラマブル・オシレータ評価モジュール
The LMK61E2EVM evaluation modules provides a complete platform to evaluate the 90-fs RMS jitter performance and configurability of the Texas Instruments LMK61E2 Ultra-Low Jitter Programmable Differential Oscillator with integrated EEPROM and frequency margining capabilities.
The LMK61E2EVM can be (...)
PSPICE-FOR-TI — PSpice® for TI design and simulation tool
設計とシミュレーション向けの環境である PSpice for TI (...)
CLOCK-TREE-ARCHITECT — Clock tree architect プログラミング・ソフトウェア
TIのリファレンス・デザイン・セレクション・ツールを使用して、お客様のアプリケーションとパラメータに最適な設計を確認し、特定してください。
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| QFM (SIA) | 8 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。