トップ

製品の詳細

パラメータ

DDR memory type DDR, DDR2, DDR3, DDR3L Control mode Iout VTT (Max) (A) 1.5 Iq (Typ) (mA) 0.32 Output VREF, VTT Vin (Min) (V) 1.35 Vin (Max) (V) 5.5 Features Shutdown Pin for S3 Rating Catalog Operating temperature range (C) -40 to 125 open-in-new その他の DDR メモリ向け電源 IC

パッケージ|ピン|サイズ

HSOIC (DDA) 8 19 mm² 4.9 x 3.9 SOIC (D) 8 19 mm² 4.9 x 3.9 open-in-new その他の DDR メモリ向け電源 IC

特長

  • 電流ソースおよび電流シンク
  • 低出力電圧オフセット
  • 外付け抵抗不要
  • リニア・トポロジー
  • Suspend-to-RAM (STR) 機能
  • 少ない外付け部品
  • サーマル・シャットダウン
  • SO-8、PSOP-8 パッケージで供給
open-in-new その他の DDR メモリ向け電源 IC

概要

LP2998 はJEDEC 標準のSSTL-2、SSTL-18 仕様に適合するDDR-SDRAM、DDR-II メモリのターミネーションのリニア・レギュ レータです。LP2998 は負荷変動に対して優れた応答を発揮する高速オペアンプを内蔵しています。出力段は貫通電流を防ぐよう に設計されており、DDR-I-SDRAMターミネーションに求められる1.5A の連続電流出力と、DDR-II-SDRAMターミネーションに求 められる0.5A の連続電流出力を実現しています。VSENSE ピンを介した電圧監視により優れた出力負荷レギュレーションを実現 するとともに、チップセットやDIMM に必要なVREF 電圧も生成して出力します。

このほかLP2998 は、Suspend-to-RAM (STR) 機能をサポートするアクティブLOW のシャットダウン(SD) ピンを備えています。SD をLow にすると、VTT 出力はTRI-STATE のハイ・インピーダンスとなりますが、VREF はアクティブを保ちます。本モードでは待機時 消費電流が小さくなるため、電力節減を図れます。

open-in-new その他の DDR メモリ向け電源 IC
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 14
種類 タイトル 英語版のダウンロード 日付
* データシート LP2998 DDR- Ⅱ /DDR- Ⅰターミネーション・レギュレータ データシート (Rev. G 翻訳版) 最新の英語版をダウンロード (Rev.K) 2011年 3月 28日
アプリケーション・ノート DDR VTT Power Solutions: A Competitive Analysis 2020年 7月 9日
セレクション・ガイド TI Components for Aerospace and Defense Guide 2017年 3月 22日
アプリケーション・ノート Limiting DDR Termination Regulators’ Inrush Current 2016年 8月 23日
技術記事 Automotive electronics design made easy 2013年 7月 18日
技術記事 John discusses benefits of LEDs in automobiles 2013年 7月 16日
ユーザー・ガイド AN-1813 LP2998 Evaluation Board 2013年 5月 7日
アプリケーション・ノート AN-1254 DDR-SDRAM Termination Simplified Using a Linear Regulator 2013年 5月 6日
アプリケーション・ノート 12Vin design using Digital Power Controllers and LDOs (8x C6472) 2010年 4月 28日
アプリケーション・ノート Power two Xilinx 6 LX240 Virtex 6 devices 2010年 4月 20日
アプリケーション・ノート 5V input power design, Integrated FET DCDC Converters (1x C6472) 2010年 3月 31日
アプリケーション・ノート 12V input power design, DCDC Controllers + LDO's for the C6472 2010年 3月 26日
アプリケーション・ノート 12Vin Flexible Power Design using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
アプリケーション・ノート 5V input power design, Integrated FET DCDC Converters and Controllers (8x C6472) 2010年 3月 26日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
10
概要

The LP2998 evaluation board is designed to provide the design Engineer with a fully functional prototype system in which to evaluate the LP2998 in both a static environment and with a complete memory system.

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SNVM695B.ZIP (48 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SNVMAF5.ZIP (7 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SNVMB48.ZIP (39 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SNVMB49.TSC (599 KB) - TINA-TI Reference Design

リファレンス・デザイン

リファレンス・デザイン ダウンロード
保護リレー・プロセッサ・モジュール向け高効率電源アーキテクチャのリファレンス・デザイン
TIDA-010011 — This reference design showcases various power architectures for generating multiple voltage rails for an application processor module, requiring >1A load current and high efficiency . The required power supply is generated using 5-, 12- or 24-V DC input from the backplane. Power supplies are (...)
document-generic 回路
リファレンス・デザイン ダウンロード
Xilinx® Zynq® 7000 シリーズ(XC7Z015)電源ソリューション、8W - リファレンス・デザイン
PMP10601 PMP10601 リファレンス・デザインでは、Xilinx® 製 Zynq® 7000 シリーズ(XC7Z015)の FPGA に電力を供給するために必要とされるすべての電源レールを実装できます。  このデザインでは、複数の LMZ3 シリーズ・モジュール、複数の LDO、1 つの DDR 終端レギュレータを採用しており、FPGA に電力を供給するために必要とされるすべてのレールを実装できます。 また、パワーアップ/ダウン・シーケンシングを実行する 1 個の LM3880 を採用しています。 このリファレンス・デザインでは、12V 入力を使用します。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Xilinx Kintex UltraScale XCKU040 FPGA 電源ソリューション、6W、リファレンス・デザイン
PMP10630 PMP10630 は、Xilinx® Kintex® UltraScale™ XCKU040 FPGA 向けの包括的な高密度パワー・ソリューションを実現するリファレンス・デザインです。このリファレンス・デザインは、SIMPLE SWITCHER® モジュールと複数の LDO (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Xilinx® Zynq®7000 シリーズ(XC7Z015)電源ソリューション、5W - リファレンス・デザイン
PMP10600 PMP10600.1 リファレンス・デザインでは、Xilinx® 製 Zynq® 7000 シリーズ(XC7Z015)の FPGA に電力を供給するために必要とされるすべての電源レールを実装できます。  このデザインでは、複数の LMZ3 シリーズ・モジュール、複数の LDO、1 つの DDR 終端レギュレータを採用しています。  また、パワーアップ/ダウン・シーケンシングを実行する 1 個の LM3880 を採用しています。  このリファレンス・デザインでは、12V 入力を使用します。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Xilinx Zynq 7000 シリーズ(XC7Z045)20W リファレンス・デザイン
PMP10613 The PMP10613 reference design provides all the power supply rails necessary to power Xilinx® Zynq® 7000 series (XC7Z045)  FPGA.   This design uses several LMZ3 series modules, LDOs, and a DDR termination regulator to provide all the necessary rails to power the FPGA.  It (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
スーパーキャパシタ用バックアップ電源、アクティブ・セル・バランシング付、リファレンス・デザイン
PMP9766 This reference design describes a backup power circuit which addresses instantaneous protection against power interruptions by using a buck-boost converter and two stacked supercapacitors. The implementation is based on a completely integrated TPS63020 buck-boost converter circuit enabling a small (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SO PowerPAD (DDA) 8 オプションの表示
SOIC (D) 8 オプションの表示

購入と品質

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ