トップ

製品の詳細

パラメータ

Function Receiver Protocols LVDS Number of Tx 0 Number of Rx 1 Supply voltage (V) 1.8, 2.5 Signaling rate (Mbps) 500 Input signal LVDS Output signal LVTTL, LVCMOS Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の LVDS, M-LVDS & PECL IC

パッケージ|ピン|サイズ

UQFN (RSE) 10 3 mm² 2 x 1.5 open-in-new その他の LVDS, M-LVDS & PECL IC

特長

  • Designed for Signaling Rates(1) up to:
    • 500-Mbps Receiver
  • Operates From a 1.8-V or 2.5-V Core Supply
  • Available in 1.5-mm × 2-mm UQFN Package
  • Bus-Terminal ESD Exceeds 2 kV (HBM)
  • Low-Voltage Differential Signaling With Typical
    Output Voltages of 350 mV Into a 100-Ω Load
  • Propagation Delay Times
    • 2.1 ns Typical Receiver
  • Power Dissipation at 250 MHz
    • 40 mW Typical
  • Requires External Failsafe
  • Differential Input Voltage Threshold Less Than 50
    mV
  • Can Provide Output Voltage Logic Level (3.3-V
    LVTTL, 2.5-V LVCMOS, 1.8-V LVCMOS) Based
    on External VDD Pin, Thus Eliminating External
    LevelTranslation
open-in-new その他の LVDS, M-LVDS & PECL IC

概要

The SN65LVDS4 is a single, low-voltage, differential line receiver in a small-outline UQFN package.

open-in-new その他の LVDS, M-LVDS & PECL IC
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 10
種類 タイトル 英語版のダウンロード 日付
* データシート SN65LVDS4 1.8-V High-Speed Differential Line Receiver データシート 2015年 11月 30日
アプリケーション・ノート 1.8-V LVDS Driver Using an LVDS Buffer 2019年 1月 9日
アプリケーション・ノート 1.8-V LVDS Driver Using 3.3-V LVDS Driver + Level Shifter 2018年 12月 28日
アプリケーション・ノート LVDS for Noise Reduction in Motor Drive 2018年 9月 27日
アプリケーション・ノート How Far, How Fast Can You Operate LVDS Drivers and Receivers? 2018年 8月 3日
アプリケーション・ノート LVDS Input Termination and Biasing 2018年 5月 16日
アプリケーション・ノート TMDS Clock Detection Solution in HDMI Sink Applications 2017年 8月 23日
技術記事 Get Connected: High-speed LVDS comparator 2015年 6月 3日
セレクション・ガイド Interface Communication Solutions Selection Guide 2014年 6月 3日
ユーザー・ガイド SN65LVDS4 EVM User's Guide 2011年 7月 15日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$2,499.00
概要

The DDC2256AEVM evaluation module  (EVM)  is  an  evaluation  kit  for the DDC2256A,  a  256-channel,  current  input,  24-bit analog-to-digital (A/D) converter. The EVM kit, comprised of a DUT board and a capture board, contains two DDC2256A (...)

特長
  • All-in-one solution for evaluating two DDC2256A devices in a system-like setting
  • On-board FPGA, memory, and USB interface allow for data capture and analysis of large sample datasets
  • Flexible supply configurations for simple or advanced experimentation
  • Various input voltage configurations allow for (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$49.00
概要
Evaluation Module for SN65LVDS4
特長
  • SN65LVDS4EVM Motherboard Features
  • Signaling Rate up to 500 Mbps Differential Line Receiver
  • Runs from a 1.8V or 2.5V core supply
  • Can provide output voltage logic levels based on an external VDD pin
  • Enables the system designer to connect 50-Ω coaxial cables via SMA connectors at the inputs and an SMA or (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLLM150.ZIP (131 KB) - IBIS Model
シミュレーション・ツール ダウンロード

リファレンス・デザイン

リファレンス・デザイン ダウンロード
SNR とサンプル・レートを最大化する 20 ビット、1MSPS アイソレータの最適化されたデータ・アクイジションのリファレンス・デザイン
TIDA-01037 — TIDA-01037 は 20 ビット、1MSPS の絶縁型アナログ入力データ・アクイジションのリファレンス・デザインです。2 個の異なるアイソレータ・デバイスを使用し、シグナル・チェーンの SNR (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
アップストリーム DOCSIS 3.1 アプリケーション向け広帯域レシーバのリファレンス・デザイン
TIDA-01378 — This reference design consists of an analog front-end (AFE) signal chain for wideband receiver applications using the LMH2832 digitally controlled variable gain amplifier (DVGA) and ADS54J40 analog-to-digital converter (ADC). The design is primarily targeted for upstream DOCSIS 3.1 receiver (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
AC/DC 結合固定ゲイン・アンプ付き 16 ビット 1GSPS デジタイザのリファレンス・デザイン
TIDA-00823 — This reference design discusses the use and performance of the Ultra-Wideband, Fixed-gain high-speed amplifier, the LMH3401 to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
最大の SNR とサンプリング・レートを達成する 18 ビット、2Msps 絶縁型データ・アクイジションのリファレンス・デザイン
TIDA-00732 この「最大 SNR / サンプリング・レートを実現する 18 ビット、2Msps 絶縁型データ・アクイジションのリファレンス・デザイン」は、絶縁型データ・アクイジション・システムの設計で一般的に発生する、性能の制限に関する技術的課題の解消を可能にします。
  • デジタル・アイソレータに起因する伝搬遅延を最小化し、サンプリング・レートを最大化
  • デジタル・アイソレータに起因する ADC サンプリング・クロック・ジッタを効率的に軽減し、高周波 AC シグナル・チェーンの性能(SNR)を最大化
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
16 ビット 1GSPS デジタイザ、リファレンス・デザイン、AC/DC 結合可変ゲイン・アンプ付
TIDA-00822 This reference design discusses the use and performance of the Digital Variable-Gain high-speed amplifier, the LMH6401, to drive the high-speed analog-to-digital converter (ADC), the ADS54J60 device. Different options for common-mode voltages, power supplies, and interfaces are discussed and (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
UQFN (RSE) 10 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

Channel Link II & III SerDes for Imaging & Displays

TI's new Channel Link Ser/Des families combine high-speed video, clock, and bi-directional control signals over a single twisted wire pair.

投稿日: 06-Mar-2012
時間: 05:31

See TI's Channel Link Ser/Des

関連ビデオ