トップ

製品の詳細

パラメータ

Technology Family AHC VCC (Min) (V) 2 VCC (Max) (V) 5.5 Channels (#) 1 IOL (Max) (mA) 8 IOH (Max) (mA) -8 ICC (Max) (uA) 10 Input type Standard CMOS Output type Push-Pull Features Balanced outputs, Very high speed (tpd 5-10ns), Over-voltage tolerant inputs Data rate (Mbps) 150 Rating Catalog open-in-new その他の 反転バッファ/ドライバ

パッケージ|ピン|サイズ

SOT-23 (DBV) 5 5 mm² 2.9 x 1.6 SOT-5X3 (DRL) 5 3 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4 mm² 2 x 2.1 open-in-new その他の 反転バッファ/ドライバ

特長

  • Operating Range 2 V to 5.5 V
  • Max tpd of 6.5 ns at 5 V
  • Low Power Consumption, 10-µA Max ICC
  • ±8-mA Output Drive at 5 V
  • Schmitt-Trigger Action at All Inputs Makes the
    Circuit Tolerant for Slower Input Rise and Fall
    Time
  • Latch-Up Performance Exceeds 250 mA Per
    JESD 17
open-in-new その他の 反転バッファ/ドライバ

概要

The SN74AHC1G04 contains one inverter gate. The device performs the Boolean function Y = A.

open-in-new その他の 反転バッファ/ドライバ
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 23
種類 タイトル 英語版のダウンロード 日付
* データシート SN74AHC1G04 Single Inverter Gate データシート 2016年 1月 22日
セレクション・ガイド Little Logic Guide 2014 2018年 7月 6日
セレクション・ガイド Logic Guide 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic 2016年 7月 26日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs 2016年 6月 23日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book 2007年 1月 16日
その他の技術資料 Design Summary for WCSP Little Logic 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution 2004年 6月 22日
その他の技術資料 Logic Cross-Reference 2003年 10月 7日
アプリケーション・ノート Advanced High-Speed CMOS (AHC) Logic Family 2002年 12月 2日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
ユーザー・ガイド AHC/AHCT Designer's Guide February 2000 2000年 2月 24日
アプリケーション・ノート Benefits & Issues of Migrating 5-V and 3.3-V Logic to Lower-Voltage Supplies 1999年 9月 8日
その他の技術資料 Military Advanced High-Speed CMOS Logic (AHC/AHCT) 1998年 4月 1日
その他の技術資料 Military Advanced High-Speed CMOS Logic (AHC/AHCT) 1998年 4月 1日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation 1997年 6月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
10
概要
Flexible EVM designed to support any device that has a DCK, DCT, DCU, DRL, or DBV package in a 5 to 8 pin count.
特長
  • Board design allows for versatility in evaluation
  • Supports a wide-range of logic devices

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SCLM003.ZIP (13 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SCLM028.ZIP (6 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SCLM029.ZIP (5 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SCLM030.ZIP (6 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SCLM031.ZIP (5 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SCLM113.TSC (25 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SCLM114.ZIP (3 KB) - TINA-TI Spice Model
シミュレーション・モデル ダウンロード
SCLM274.ZIP (7 KB) - PSpice Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
24A、宇宙定格ポイント・オブ・ロードのリファレンス・デザイン
TIDA-070005 これは、24A DC/DC の宇宙用電源ハードウェアのリファレンス・デザインです。

FPGA と ASIC の各テクノロジの進歩に伴い、コア電圧の要件は低電圧化が進んでいますが、電流要件は逆に上昇しています。宇宙グレードの最新 FPGA と ASIC は、コア電力消費に関して、定電圧と大電流を求めています。これらの大電流要件が、宇宙グレード DC/DC 電力変換回路の必要性を高めています。

document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
24 ビット ADC 向け絶縁型トランスなしバイポーラ電源のリファレンス・デザイン
TIDA-01434 — 3.65mm と薄型のこの絶縁型リファレンス・デザインは、24 ビット・デルタ-シグマ・アナログ / デジタル・コンバータ(ADC)により高集積のバイポーラ入力高性能ソリューションを実現します。今日のアナログ入力モジュールは同容積でのチャネル密度の向上など、さまざまな面で高い性能が要求されます。その対応には、消費電力の低減と同時に動作温度範囲の拡大が必要です。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
高性能 DAQ システムの EMI 効果排除向けマルチレール電源のリファレンス・デザイン
TIDA-01054 — TIDA-01054 リファレンス・デザインは LM53635 降圧コンバータを使用し、16 ビット超のデータ・アクイジション(DAQ)システムに EMI がもたらす性能低下の影響を排除します。降圧コンバータにより、基板面積を節減するとともに EMI によるノイズ劣化を招かずに、電源ソリューションをシグナルパスに近接配置できます。このリファレンス・デザインにより、20 ビットの1MSPS 逐次比較型(SAR)ADC を使用する場合に、100.13dB のシステム SNR 性能を実現できます。これは、外部電源を使用する場合の 100.14dB という SNR 性能に匹敵する値です。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
高性能 DAQ システム向け ADC リファレンス電圧バッファ最適化のリファレンス・デザイン
TIDA-01055 — TIDA-01055 は高性能 DAQ システムのリファレンス・デザインで、TI の高速オペアンプ OPA837 の使用により ADC リファレンス・バッファを最適化し、SNR 特性の改善と消費電力の低減を実現します。複合バッファ構成で使用され、従来のオペアンプに比べ消費電力を 22% 改善します。バッファ内蔵リファレンス電圧源は多くの場合、チャネル数の多いシステムでの最適性能の実現に必要な駆動能力が不足しています。  このリファレンス・デザインは複数の ADC を駆動可能なほか、18 ビット 2MSPS 逐次比較型(SAR)ADC を使用して、15.77 ビットのシステム ENOB(実効ビット数)を実現します。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
10Vpp の真の差動入力に対応し、信号ダイナミック・レンジを最大化する最大 20 ビットの ADC のリファレンス・デザイン
TIDA-01057 — This reference design is designed for high performance data acquisition(DAQ) systems to improve the dynamic range of 20 bit differential input ADCs. Many DAQ systems require the measurement capability at a wide FSR (Full Scale Range) in order to obtain sufficient signal dynamic range. Many earlier (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
電源効率の最適化と EMI の最小化を実現する 20 ビット、1MSPS DAQ(データ・アクイジション)のリファレンス・デザイン
TIDA-01056 — This reference design for high performance data acquisition (DAQ) systems optimizes power stage in order to reduce power consumption and minimize the effect of EMI from switching regulator by using LMS3635-Q1 buck converter.  This reference designs yields 7.2% efficiency improvement at most (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
SNR とサンプル・レートを最大化する 20 ビット、1MSPS アイソレータの最適化されたデータ・アクイジションのリファレンス・デザイン
TIDA-01037 — TIDA-01037 は 20 ビット、1MSPS の絶縁型アナログ入力データ・アクイジションのリファレンス・デザインです。2 個の異なるアイソレータ・デバイスを使用し、シグナル・チェーンの SNR (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
自動試験装置向け、FPGA 使用とデータ・スループットを最適化するリファレンス・デザイン
TIDA-01051 — TIDA-01051 リファレンス・デザインは、自動試験機器(ATE)などの非常にチャネル数の多いデータ・アクイジション(DAQ)システムのチャネル密度、統合、消費電力、クロック・ディストリビューション、シグナル・チェーン性能を最適化します。TI の DS90C383B などのシリアライザを使用して、多くの同時サンプリング ADC の出力を複数の LVDS ラインに組み合わせることにより、ホスト FPGA が処理する必要のあるピン数を大幅に低減できます。  その結果、単一 FPGA による非常に多くの DAQ チャネル処理が可能になり、ボード配線の複雑さを大幅に軽減できます。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
18 ビット SAR(逐次比較型)データ・コンバータ向けに最適化されたアナログ・フロント・エンド DAQ(データ・アクイジション)システムのリファレンス・デザイン
TIDA-01050 — TIDA-01050 リファレンス・デザインは自動試験機器に付随する、統合、消費電力、性能、クロッキングの課題を改善します。いかなる ATE(自動試験機器)にも使用できますが、多数の入力チャネルを必要とするシステムに特に最適です。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
負電源を使用してフルスケール THD を改善する ADC ドライバのリファレンス・デザイン
TIDA-01052 — TIDA-01052 リファレンス・デザインは、アナログ・フロント・エンド・ドライバ・アンプでグランドの代わりに負の電圧レールを使用する際に見られるシステム性能の向上を実現します。このコンセプトはすべてのアナログ・フロント・エンドに該当しますが、ここでは特に自動試験機器を対象としています。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SC70 (DCK) 5 オプションの表示
SOT-23 (DBV) 5 オプションの表示
SOT-5X3 (DRL) 5 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ