トップ

製品の詳細

パラメータ

Technology Family AUP VCC (Min) (V) 0.8 VCC (Max) (V) 3.6 Channels (#) 1 Inputs per channel 2 IOL (Max) (mA) 4 IOH (Max) (mA) -4 Input type Standard CMOS Output type Push-Pull Features Partial Power Down (Ioff), Over-Voltage Tolerant Inputs, Very High Speed (tpd 5-10ns) Data rate (Max) (Mbps) 100 Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の OR ゲート

パッケージ|ピン|サイズ

DSBGA (YFP) 6 1 mm² .8 x 1.2 DSBGA (YZP) 5 2 mm² .928 x 1.428 SOT-23 (DBV) 5 5 mm² 2.9 x 1.6 SOT-5X3 (DRL) 5 3 mm² 1.6 x 1.6 SOT-SC70 (DCK) 5 4 mm² 2 x 2.1 USON (DRY) 6 1 mm² 1.5 x 1 X2SON (DPW) 5 1 mm² .8 x .8 X2SON (DSF) 6 1 mm² 1 x 1 open-in-new その他の OR ゲート

特長

  • 0.64mm2、0.5mm ピッチの超小型パッケージ (DPW) で供給
  • 低い静的消費電力
    (ICC = 0.9µA、最大値)
  • 低い動的消費電力
    (3.3V で Cpd = 4.3pF、標準値)
  • 低い入力容量 (CI = 1.5pF、標準値)
  • 低ノイズ - オーバーシュートおよびアンダーシュートは VCC の 10% 未満
  • Ioff により活線挿抜、部分的パワーダウン・モード、バック・ドライブ保護をサポート
  • 入力ヒステリシスにより、低速の入力遷移が可能で、入力におけるスイッチング・ノイズ耐性が向上 (3.3V で Vhys = 250mV、標準値)
  • 広い動作 VCC 範囲: 0.8V~3.6V
  • 3.3V 動作用に最適化
  • 3.6V I/O 許容で、混在モードの信号動作をサポート
  • 3.3V で tpd = 4.6ns (最大値)
  • ポイント・ツー・ポイントのアプリケーションに好適
  • JESD 78、Class II 準拠で 100mA 超の
    ラッチアップ性能
  • ESD 性能は JESD 22 に準拠しテスト済み
    • 2000V、人体モデル (A114-B、クラス II)
    • 1000V、デバイス帯電モデル (C101)

All trademarks are the property of their respective owners.

open-in-new その他の OR ゲート

概要

このシングル 2 入力の正の OR ゲートは、ブール関数 を正論理で実行します。

open-in-new その他の OR ゲート
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 7
種類 タイトル 英語版のダウンロード 日付
* データシート SN74AUP1G32 低電力シングル 2 入力、正論理 OR ゲート データシート (Rev. J 翻訳版) 英語版をダウンロード (Rev.J) 2019年 12月 28日
セレクション・ガイド Little Logic Guide 2014 2018年 7月 6日
アプリケーション・ノート Designing and Manufacturing with TI's X2SON Packages 2017年 8月 23日
アプリケーション・ノート How to Select Little Logic 2016年 7月 26日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
アプリケーション・ノート Understanding Schmitt Triggers 2011年 9月 21日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$10.00
概要
Flexible EVM designed to support any device that has a DCK, DCT, DCU, DRL, or DBV package in a 5 to 8 pin count.
特長
  • Board design allows for versatility in evaluation
  • Supports a wide-range of logic devices

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SCEJ167.ZIP (87 KB) - HSpice Model
シミュレーション・モデル ダウンロード
SCEM434A.ZIP (64 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SCEM684.ZIP (7 KB) - PSpice Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
DSBGA (YFP) 6 オプションの表示
DSBGA (YZP) 5 オプションの表示
SC70 (DCK) 5 オプションの表示
SON (DRY) 6 オプションの表示
SON (DSF) 6 オプションの表示
SOT-23 (DBV) 5 オプションの表示
SOT-5X3 (DRL) 5 オプションの表示
X2SON (DPW) 5 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示