SN74CBTLV3257

アクティブ

部分的パワーダウン・モード搭載、3.3V、2:1 (SPDT)、4 チャネル・アナログ・スイッチ

製品詳細

Configuration 2:1 SPDT Number of channels 4 Power supply voltage - single (V) 2.5, 3.3 Protocols Analog, I2C, I2S, JTAG, RGMII, SPI, TDM, UART Ron (typ) (Ω) 5 ON-state leakage current (max) (µA) 1 Bandwidth (MHz) 200 Operating temperature range (°C) -40 to 85 Features Powered-off protection Input/output continuous current (max) (mA) 128 Rating Catalog Drain supply voltage (max) (V) 3.6 Supply voltage (max) (V) 3.6
Configuration 2:1 SPDT Number of channels 4 Power supply voltage - single (V) 2.5, 3.3 Protocols Analog, I2C, I2S, JTAG, RGMII, SPI, TDM, UART Ron (typ) (Ω) 5 ON-state leakage current (max) (µA) 1 Bandwidth (MHz) 200 Operating temperature range (°C) -40 to 85 Features Powered-off protection Input/output continuous current (max) (mA) 128 Rating Catalog Drain supply voltage (max) (V) 3.6 Supply voltage (max) (V) 3.6
SOIC (D) 16 59.4 mm² 9.9 x 6 SSOP (DBQ) 16 29.4 mm² 4.9 x 6 TSSOP (PW) 16 32 mm² 5 x 6.4 TVSOP (DGV) 16 23.04 mm² 3.6 x 6.4 UQFN (RSV) 16 4.68 mm² 2.6 x 1.8 VQFN (RGY) 16 14 mm² 4 x 3.5
  • 2つのポート間を5Ωスイッチで接続
  • データI/Oポートのレール・ツー・レール・スイッチング
  • Ioffにより部分的パワーダウン・モードをサポート
  • JESD 78, Class II準拠で100mA超のラッチアップ性能
  • JESD 22を超えるESD保護
    • 2000V、人体モデル(A114-A)
    • マシン・モデルで200V (A115-A)
  • 2つのポート間を5Ωスイッチで接続
  • データI/Oポートのレール・ツー・レール・スイッチング
  • Ioffにより部分的パワーダウン・モードをサポート
  • JESD 78, Class II準拠で100mA超のラッチアップ性能
  • JESD 22を超えるESD保護
    • 2000V、人体モデル(A114-A)
    • マシン・モデルで200V (A115-A)

SN74CBTLV3257デバイスは、4ビット、1:2の高速FETマルチプレクサおよびデマルチプレクサです。スイッチのON状態の抵抗が低いため、最小の伝播遅延で接続が可能です。

選択(S)入力により、データフローが制御されます。FETマルチプレクサ/デマルチプレクサは、出力イネーブル(OE)入力がHIGHのとき無効になります。

このデバイスは、Ioffを使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff機能により、パワーダウン時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。デバイスは、電源オフ時は絶縁されています。

電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OEはプルアップ抵抗経由でVCCに接続します。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74CBTLV3257デバイスは、4ビット、1:2の高速FETマルチプレクサおよびデマルチプレクサです。スイッチのON状態の抵抗が低いため、最小の伝播遅延で接続が可能です。

選択(S)入力により、データフローが制御されます。FETマルチプレクサ/デマルチプレクサは、出力イネーブル(OE)入力がHIGHのとき無効になります。

このデバイスは、Ioffを使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff機能により、パワーダウン時に損傷を引き起こすような電流がデバイスに逆流しないことが保証されます。デバイスは、電源オフ時は絶縁されています。

電源オンまたは電源オフ時に高インピーダンス状態を確保するため、OEはプルアップ抵抗経由でVCCに接続します。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
TMUX1574 アクティブ 電源オフ保護機能搭載、1.8V 入力ロジック対応、5V、2:1 (SPDT)、4 チャネル・アナログ・スイッチ Upgraded 2-GHz bandwidth, 2-Ω RON, and 1.8-V logic support
比較対象デバイスと同等の機能で、ピン配置が異なる製品
TMUX1575 アクティブ 1.2V ロジック対応、低静電容量、2:1 (SPDT)、4 チャネル、電源オフ保護機能付きスイッチ This product is in a 60% smaller WCSP package, operates at 1.8-GHz bandwidth and supports 1.2-V logic.

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
20 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74CBTLV3257 低電圧、4ビット、1:2 FETマルチプレクサ/デマルチプレクサ データシート (Rev. M 翻訳版) PDF | HTML 英語版 (Rev.M) PDF | HTML 2018年 8月 13日
アプリケーション・ノート Selecting the Correct Texas Instruments Signal Switch (Rev. E) PDF | HTML 2022年 6月 2日
アプリケーション・ノート Multiplexers and Signal Switches Glossary (Rev. B) PDF | HTML 2021年 12月 1日
アプリケーション概要 Enabling SPI-Based Flash Memory Expansion by Using Multiplexers (Rev. B) PDF | HTML 2021年 10月 7日
アプリケーション概要 Eliminate Power Sequencing with Powered-off Protection Signal Switches (Rev. C) PDF | HTML 2021年 1月 6日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
その他の技術資料 Digital Bus Switch Selection Guide (Rev. A) 2004年 11月 10日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Bus FET Switch Solutions for Live Insertion Applications 2003年 2月 7日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
ユーザー・ガイド CBT (5-V) And CBTLV (3.3-V) Bus Switches Data Book (Rev. B) 1998年 12月 1日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DLPDLCR4710EVM-G2 — フル HD DLP4710 チップセットの評価モジュール

DLP® LightCrafter Display 4710 EVM-G2 は、フル HD の DLP4710 チップセット向けの使いやすいプラグ・アンド・プレイ形式の評価プラットフォームです。DLP4710 チップセットは、モバイル・プロジェクタ(バッテリ電源と AC 電源)、インタラクティブ・ディスプレイ、ヘッド・マウント・ディスプレイ(HMD)などのウェアラブル製品など、多様なディスプレイ・アプリケーションで使用されます。DLP4710 チップセットは、DLP4710(0.47 インチ 1080p)フル HD DMD、DLPC3439 ディスプレイ・コントローラ、DLPA3005 (...)

ユーザー ガイド: PDF
評価ボード

EVMX777BG-01-00-00 — J6Entry、RSP、TDA2E-17 CPU ボードの評価モジュール

J6Entry, RSP and TDA2E-17 CPU Board EVM is an evaluation platform designed to speed up development efforts and reduce time to market for Infotainment  reconfigurable Digital Cluster or Integrated Digital Cockpit and ADAS applications. The CPU board integrates key peripherals such as parallel (...)
評価ボード

EVMX777G-01-20-00 — J6Entry/RSP インフォテイメント(CPU、ディスプレイ、JAMR3)の評価モジュール

The J6Entry/RSP EVM is an evaluation platform designed to speed up development efforts and reduce time to market for applications such as Infotainment, reconfigurable Digital Cluster or Integrated Digital Cockpit.

The main CPU board integrates these key peripherals such as Ethernet or HDMI, while (...)

評価ボード

PP-SALB2-EVM — PP-SALB2-EVM スマート・アンプ・スピーカ評価ボードの評価基板 (評価ボード 2)

This board supports: TAS2555YZEVMTAS2557EVM and TAS2559EVM.

The Smart Amplifier Speaker Characterization Board, when used in conjunction with a supported TI Smart Amplifier and PurePath Console software, provides users the ability to measure speaker excursion, temperature and other parameters for (...)

ユーザー ガイド: PDF
評価ボード

TMDSCSK388 — DM38x カメラ・スターター・キット(CSK)

The DM38x Camera Starter Kit (CSK) enables developers to begin designing wireless or wired connected digital video applications, such as security cameras, car DVRs, endoscopes, action-wearable cameras, drones, video doorbells, baby monitors, and other connected video products.

The DM38x (...)

ユーザー ガイド: PDF
評価ボード

TMDXEVM368 — TMS320DM36x 評価モジュール

The TMS320DM36x Digital Video Evaluation Module (DVEVM) enables developers to start immediate evaluation of TI’s Digital Media (DMx) processors and begin building digital video applications such as IP security cameras, action cameras, drones, wearables, digital signage, video doorbells, and (...)

ユーザー ガイド: PDF
インターフェイス・アダプタ

LEADED-ADAPTER1 — TI の 5、8、10、16、24 ピン・リード付きパッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ

EVM-LEADED1 ボードは、TI の一般的なリード付きパッケージによる迅速なテストとブレッド・ボードへの対応を可能にします。 TI の D、DBQ、DCT、DCU、DDF、DGS、DGV、PW 表面実装パッケージを 100mil DIP ヘッダに変換するフットプリントを用意しています。     

ユーザー ガイド: PDF
インターフェイス・アダプタ

LEADLESS-ADAPTER1 — TI の 6、8、10、12、16、20 ピン・リードレス・パッケージの迅速なテスト向けの表面実装から DIP ヘッダーへのアダプタ

The EVM-LEADLESS1 board allows for quick testing and bread boarding of TI's common leadless packages.  The board has footprints to convert TI's DRC, DTP, DQE, RBW, RGY, RSE, RSV, RSW RTE, RTJ, RUK , RUC, RUG, RUM,RUT and YZP surface mount packages to 100mil DIP headers.
ユーザー ガイド: PDF
シミュレーション・モデル

HSPICE Model for SN74CBTLV3257

SCDM133.ZIP (180 KB) - HSpice Model
シミュレーション・モデル

SN74CBTLV3257 IBIS Model (Rev. A)

SCDM013A.ZIP (25 KB) - IBIS Model
リファレンス・デザイン

TIDA-00179 — 絶対位置エンコーダとのユニバーサル・デジタル・インターフェイス、リファレンス・デザイン

TIDA-00179 は、EnDat 2.2、BiSS®、SSI、または HIPERFACE DSL® のようなアブソリュート位置エンコーダへの接続に適した、EMC 準拠のユニバーサル・デジタル・インターフェイスです。このリファレンス・デザインは、15 ~ 60V (公称 24V) の広い入力電圧範囲をサポートしています。3.3V ロジック I/O 信号に対応するコネクタを採用し、Sitara AM437x または Delfino F28379 のようなホスト・プロセッサとの直接インターフェイスにより、該当のマスター・プロトコルを実行することができます。

マスター実装はSitara (...)

設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0057 — PRU-ICSS 上で AM437x を使用するマルチプロトコル・デジタル・ポジション・エンコーダ・マスター・インターフェイスのリファレンス・デザイン

このリファレンス・デザインは、PRU-ICSS (プログラマブル・リアルタイム・ユニット産業用通信サブシステム) を搭載した Sitara™ プロセッサ上で動作する産業用通信向けシステムです。統合型のマルチプロトコル・デジタル・ポジション・エンコーダのマスター・インターフェイスのサポートを提示するデザインです。サポート対象のデジタル・ポジション・エンコーダ・マスター・プロトコルは、EnDat 2.2、HIPERFACE DSL®、BiSS C です。統合型のマルチプロトコル・エンコーダ・マスターには、追加の FPGA (フィールド・プログラマブル・ゲートアレイ)、ASIC (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01021 — DSO、レーダー、5G ワイヤレス・テスタ向けマルチチャネル JESD204B 15GHz クロックのリファレンス・デザイン

高速マルチチャネル・アプリケーションはシステムの SNR、SFDR(スプリアス・フリー・ダイナミック・レンジ)、ENOB(実効ビット数)を最適化するために、チャネル間スキューを管理可能な高精度クロッキング・ソリューションを必要とします。このリファレンス・デザインは TI の VCO 内蔵 LMX2594 広帯域 PLL の使用により個別のボード上で 2 個の高速チャネルをサポートでき、10MHz ~ 15GHz のクロックと JESD204B インターフェイス用 SYSREF を生成します。15GHz のクロック周波数の場合、10KHz のオフセット位相ノイズは -104dBc/Hz (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01023 — レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B クロック生成のリファレンス・デザイン

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports high channel count JESD204B synchronized clocks using one master and multiple (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01024 — レーダー / 5G ワイヤレス・テスタ向け、チャネル数の多い JESD204B デイジーチェーン・クロックのリファレンス・デザイン

High-speed multi-channel applications require low noise and scalable clocking solutions capable of precise channel-to-channel skew adjustment to achieve optimal system SNR, SFDR, and ENOB. This reference design supports scaling up JESD204B synchronized clocks in daisy chain configuration. This (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0054 — サブステーション・オートメーション向け並列冗長プロトコル(PRP)イーサネットのリファレンス・デザイン

このリファレンス・デザインは、スマート・グリッドの送配電ネットワークで使用するサブステーション・オートメーション機器を想定した、高信頼性で低レイテンシのネットワーク通信を提示します。このデザインは、PRU-ICSS (プログラマブル・リアルタイム・ユニット産業用通信サブシステム) を使用して、IEC 62439 規格で規定されている PRP (Parallel Redundancy Protocol、並列冗長性プロトコル) 仕様をサポートしています。このリファレンス・デザインは、FPGA (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP-01017 — TIDEP-01017

このリファレンス・デザインは、カスケード接続した画像処理レーダー・システムに関する処理の基礎を示します。カスケード接続した複数のレーダー・デバイスは、前方の長距離(LRR)ビーム成形アプリケーションに加えて、コーナーおよび側面のカスケード接続したレーダーやセンサ・フュージョン・システムにも対応できます。このリファレンス・デザインは、ADAS (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01226 — DLP Pico 技術使用 小型フル HD 1080p(最大 16A)プロジェクション・ディスプレイのリファレンス・デザイン

This reference design, featuring the DLP Pico™ 0.47-inch TRP Full-HD 1080p display chipset and implemented in the DLP LightCrafter Display 4710 G2 evaluation module (EVM), enables use of full HD resolution for projection display applications such as accessory projectors, screenless displays, (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0043 — Acontis EtherCAT マスター・スタック、リファレンス・デザイン

acontis EC-Master EtherCAT Master スタックは、移植性の高いソフトウェア・スタックで、各種組込みプラットフォームで使用できます。EC-Master は、高性能の TI Sitara MPU をサポートしており、洗練された EtherCAT Master ソリューションを実現します。この製品を利用して、EtherCAT 通信インターフェイス・ボード、EtherCAT ベースの PLC、またはモーション・コントロール・アプリケーションを実装できます。EC-Master (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
SOIC (D) 16 オプションの表示
SSOP (DBQ) 16 オプションの表示
TSSOP (PW) 16 オプションの表示
TVSOP (DGV) 16 オプションの表示
UQFN (RSV) 16 オプションの表示
VQFN (RGY) 16 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ