ホーム ロジックと電圧変換 電圧変換機能と電圧レベル・シフタ 特定用途向け電圧レベル・シフタ
ホーム
ロジックと電圧変換
電圧変換機能と電圧レベル・シフタ
特定用途向け電圧レベル・シフタ

SN74GTL2014

アクティブ

4 ビット LVTTL から GTL へのトランシーバ

ご注文はこちら
データシート

SN74GTL2014

アクティブ
データシート ご注文はこちら

製品詳細

Technology family GTL Applications GTL, SDIO Rating Catalog Operating temperature range (°C) -40 to 85
Technology family GTL Applications GTL, SDIO Rating Catalog Operating temperature range (°C) -40 to 85
TSSOP (PW) 14 32 mm² 5 x 6.4
  • Operates as a GTL–/GTL/GTL+ to LVTTL or LVTTL to GTL–/GTL/GTL+ Translator
  • The LVTTL Inputs are Tolerant up to 5.5 V Allowing Direct Access to TTL or 5 V CMOS
  • The GTL Input/Output Operate up to 3.6 V, Allowing the Device to be Used in High Voltage Open-Drain Applications
  • VREF Goes Down to 0.5 V for Low Voltage CPU Usage
  • Partial Power-Down Permitted
  • Latch-up Protection Exceed 500 mA per JESD78
  • Package Option: TSSOP14
  • –40°C to 85°C Operating Temperature Range
  • ESD Protection on All Terminals
    • 2000 V HBM, JESD22-A114
    • 1000 V CDM, IEC61000-4-2
  • Operates as a GTL–/GTL/GTL+ to LVTTL or LVTTL to GTL–/GTL/GTL+ Translator
  • The LVTTL Inputs are Tolerant up to 5.5 V Allowing Direct Access to TTL or 5 V CMOS
  • The GTL Input/Output Operate up to 3.6 V, Allowing the Device to be Used in High Voltage Open-Drain Applications
  • VREF Goes Down to 0.5 V for Low Voltage CPU Usage
  • Partial Power-Down Permitted
  • Latch-up Protection Exceed 500 mA per JESD78
  • Package Option: TSSOP14
  • –40°C to 85°C Operating Temperature Range
  • ESD Protection on All Terminals
    • 2000 V HBM, JESD22-A114
    • 1000 V CDM, IEC61000-4-2

The SN74GTL2014 is a 4-channel translator to interface between 3.3-V LVTTL chip set I/O and Xeon processor GTL–/GTL/GTL+ I/O.

The SN74GTL2014 integrates ESD protection cells on all terminals and is available in a TSSOP package (5.0 mm × 4.4 mm). The device is characterized over the free air temperature range of –40°C to 85°C.

The SN74GTL2014 is a 4-channel translator to interface between 3.3-V LVTTL chip set I/O and Xeon processor GTL–/GTL/GTL+ I/O.

The SN74GTL2014 integrates ESD protection cells on all terminals and is available in a TSSOP package (5.0 mm × 4.4 mm). The device is characterized over the free air temperature range of –40°C to 85°C.

open-in-new その他の 特定用途向け電圧レベル・シフタ を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
22 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74GTL2014 4-Channel LVTTL to GTL Transceiver データシート (Rev. A) PDF | HTML 2014年 10月 16日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Voltage Translation Buying Guide (Rev. A) 2021年 4月 15日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
アプリケーション・ノート Voltage Translation Between 3.3-V, 2.5-V, 1.8-V, and 1.5-V Logic Standards (Rev. B) 2015年 4月 30日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
アプリケーション・ノート Logic in Live-Insertion Applications With a Focus on GTLP 2002年 1月 14日
ユーザー・ガイド GTLP/GTL Logic High-Performance Backplane Drivers Data Book (Rev. A) 2001年 9月 15日
アプリケーション・ノート Achieving Maximum Speed on Parallel Buses With Gunning Transceiver Logic (GTLP) 2001年 4月 5日
アプリケーション・ノート Basic Design Considerations for Backplanes (Rev. B) 2001年 4月 5日
セレクション・ガイド Advanced Bus Interface Logic Selection Guide 2001年 1月 9日
アプリケーション・ノート Fast GTLP Backplanes With the GTLPH1655 (Rev. A) 2000年 9月 19日
アプリケーション・ノート GTLP in BTL Applications 2000年 7月 31日
アプリケーション・ノート High-Performance Backplane Design With GTL+ (Rev. A) 1999年 10月 25日
アプリケーション・ノート GTL/BTL: A Low-Swing Solution for High-Speed Digital Logic (Rev. A) 1997年 3月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
シミュレーション・モデル

SN74GTL2014 IBIS Model

SCLM111.ZIP (24 KB) - IBIS Model
ダウンロード
パッケージ ピン数 ダウンロード
TSSOP (PW) 14 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ