トップ

製品の詳細

パラメータ

Technology Family GTL Bits (#) 0 IOH (Max) (mA) -0.01 IOL (Max) (mA) 0 open-in-new その他の GTL、TTL、BTL、ECL の各トランシーバとレベルシフタ

パッケージ|ピン|サイズ

SOT-SC70 (DCK) 6 4 mm² 2 x 2.1 open-in-new その他の GTL、TTL、BTL、ECL の各トランシーバとレベルシフタ

特長

  • VDD Range: 3.0 V to 3.6 V
  • VTT Range: 1 V to 1.3 V
  • Provides Selectable GTL VREF
    • 0.615 × VTT
    • 0.63 × VTT
    • 0.65 × VTT
    • 0.67 × VTT
  • ±1% Resistor Ratio Tolerance
  • Ambient Temperature Range: -40°C to 85°C
  • ESD Protection Exceeds the Following Levels Tests (Tested Per JESD-22):
    • 2500-V Human-Body Model
      (A114-B, Class II)
    • 250-V Machine Model (A115-A)
    • 1500-V Charged-Device Model (C101)

open-in-new その他の GTL、TTL、BTL、ECL の各トランシーバとレベルシフタ

概要

The SN74GTL3004 provides for a selectable GTL Voltage Reference (GTL VREF). The value of the GTL VREF can be adjusted using S0 and S1 select pins.

The S0 and S1 pins contain glitch-suppression circuitry for excellent noise immunity. When left floating, the S0 and S1 control input pins have 100-kµ pullups that set the GTL VREF default value to the 0.67 × VTT ratio
(S0 = 1 and S1 =1).

open-in-new その他の GTL、TTL、BTL、ECL の各トランシーバとレベルシフタ
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 14
種類 タイトル 英語版のダウンロード 日付
* データシート Selectable GTL Voltage Reference データシート 2008年 4月 1日
ソリューション・ガイド Voltage translation buying guide 2019年 6月 13日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs 2016年 6月 23日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ソリューション・ガイド LOGIC Pocket Data Book 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
その他の技術資料 Logic Cross-Reference 2003年 10月 7日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
ユーザー・ガイド GTLP/GTL Logic High-Performance Backplane Drivers Data Book 2001年 9月 15日
セレクション・ガイド Advanced Bus Interface Logic Selection Guide 2001年 1月 9日
アプリケーション・ノート GTL/BTL: A Low-Swing Solution for High-Speed Digital Logic 1997年 3月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$10.00
概要
Flexible EVM designed to support any device that has a DCK, DCT, DCU, DRL, or DBV package in a 5 to 8 pin count.
特長
  • Board design allows for versatility in evaluation
  • Supports a wide-range of logic devices

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SCBJ169.ZIP (92 KB) - HSpice Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SC70 (DCK) 6 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示