トップ

製品の詳細

パラメータ

Technology Family LS VCC (Min) (V) 4.75 VCC (Max) (V) 5.25 Channels (#) 4 Inputs per channel 2 IOL (Max) (mA) 16 IOH (Max) (mA) -0.8 Input type Schmitt-Trigger Output type Push-Pull Features High Speed (tpd 10-50ns) Data rate (Max) (Mbps) 35 Rating Catalog Operating temperature range (C) 0 to 70 open-in-new その他の NAND ゲート

パッケージ|ピン|サイズ

PDIP (N) 14 181 mm² 19.3 x 9.4 SOIC (D) 14 52 mm² 8.65 x 6 SOP (NS) 14 80 mm² 10.2 x 7.8 open-in-new その他の NAND ゲート

特長

  • Operation from Very Slow Edges
  • Improved Line-Receiving Characteristics
  • High Noise Immunity

 

open-in-new その他の NAND ゲート

概要

Each circuit functions as a 2-input NAND gate, but because of the Schmitt action, it has different input threshold levels for positive (VT+) and for negative going (VT-) signals.

These circuits are temperature-compensated and can be triggered from the slowest of input ramps and still give clear, jitter-free output signals.

The SN54132, SN54LS132, and SN54S132 are characterized for operation over the full military temperature range of -55°C to 125°C. The SN74132, SN74LS132, and SN74S132 are characterized for operation from 0°C to 70°C.

 

open-in-new その他の NAND ゲート
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 13
種類 タイトル 英語版のダウンロード 日付
* データシート Quadruple 2-Input Positive-NAND Schmitt Triggers データシート 1988年 3月 1日
技術記事 How to keep your motor running safely 2020年 6月 4日
セレクション・ガイド Logic Guide 2017年 6月 12日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book 2007年 1月 16日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
その他の技術資料 Logic Cross-Reference 2003年 10月 7日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
アプリケーション・ノート Designing With Logic 1997年 6月 1日
アプリケーション・ノート Designing with the SN54/74LS123 1997年 3月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$10.00
概要
This EVM is designed to support any logic device that has a D, DW, DB, NS, PW, P, N, or DGV package in a 14 to 24 pin count.
特長
  • Board design allows for versatility in evaluation
  • Supports a wide-range of logic devices

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SDLM047.ZIP (7 KB) - PSpice Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
PDIP (N) 14 オプションの表示
SO (NS) 14 オプションの表示
SOIC (D) 14 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ