ホーム ロジックと電圧変換 論理ゲート NAND ゲート
ホーム
ロジックと電圧変換
論理ゲート
NAND ゲート

SN74LV10A

アクティブ

3 チャネル、3 入力、2V ～ 5.5V NAND ゲート

ご注文はこちら
データシート

SN74LV10A

アクティブ
データシート ご注文はこちら

製品詳細

Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 3 Inputs per channel 3 IOL (max) (mA) 12 IOH (max) (mA) -12 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 85
Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 3 Inputs per channel 3 IOL (max) (mA) 12 IOH (max) (mA) -12 Input type Standard CMOS Output type Push-Pull Features Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Data rate (max) (Mbps) 70 Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 14 51.9 mm² 8.65 x 6 SOP (NS) 14 79.56 mm² 10.2 x 7.8 TSSOP (PW) 14 32 mm² 5 x 6.4
  • 2V～5.5V の V CC で動作
  • 最大 t pd 7ns (5V 時)
  • 標準 V OLP (出力グランド・バウンス) < 0.8V (V CC = 3.3V、T A = 25℃)
  • 標準 V OHV (出力 V OH アンダーシュート) > 2.3V (V CC = 3.3V、TA = 25℃)
  • I off により部分的パワーダウン・モード動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • 2V～5.5V の V CC で動作
  • 最大 t pd 7ns (5V 時)
  • 標準 V OLP (出力グランド・バウンス) < 0.8V (V CC = 3.3V、T A = 25℃)
  • 標準 V OHV (出力 V OH アンダーシュート) > 2.3V (V CC = 3.3V、TA = 25℃)
  • I off により部分的パワーダウン・モード動作をサポート
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能

これらのトリプル 3 入力正論理 NAND ゲートは、2V～5.5V V CC 動作に向けて設計されています。SN74LV10A デバイスはブール関数 Y = A • B • C を正論理で実行します。これらのデバイスは、I off を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。I off 回路が出力をディスエーブルにするので、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

これらのトリプル 3 入力正論理 NAND ゲートは、2V～5.5V V CC 動作に向けて設計されています。SN74LV10A デバイスはブール関数 Y = A • B • C を正論理で実行します。これらのデバイスは、I off を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。I off 回路が出力をディスエーブルにするので、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。
open-in-new その他の NAND ゲート を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
SN74LVC10A アクティブ 3 チャネル、3 入力、1.65V ～ 3.6V NAND ゲート Voltage range (1.65V to 3.6V), average drive strength (24mA), average propagation delay (5.5ns)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LV10A トリプル 3 入力正論理 NAND ゲート データシート (Rev. G 翻訳版) PDF | HTML 英語版 (Rev.G) PDF | HTML 2023年 3月 31日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
TI.com で取り扱いなし
シミュレーション・モデル

SN74LV10A Behavioral SPICE Model

SCEM659.ZIP (8 KB) - PSpice Model
ダウンロード
パッケージ ピン数 ダウンロード
SOIC (D) 14 オプションの表示
SOP (NS) 14 オプションの表示
TSSOP (PW) 14 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ