SN74LV125A

アクティブ

3 ステート出力、4 チャネル、2V ~ 5.5V バッファ

製品詳細

Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 4 IOL (max) (mA) 16 Supply current (max) (µA) 20 IOH (max) (mA) -16 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Number of channels 4 IOL (max) (mA) 16 Supply current (max) (µA) 20 IOH (max) (mA) -16 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
PDIP (N) 14 181.42 mm² 19.3 x 9.4 SOIC (D) 14 51.9 mm² 8.65 x 6 SOP (NS) 14 79.56 mm² 10.2 x 7.8 SSOP (DB) 14 48.36 mm² 6.2 x 7.8 TSSOP (PW) 14 32 mm² 5 x 6.4 TVSOP (DGV) 14 23.04 mm² 3.6 x 6.4 VQFN (RGY) 14 12.25 mm² 3.5 x 3.5
  • 2V~5.5V の VCC で動作
  • 最大 tpd:6ns (5V 時)
  • 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
  • 標準 VOHV (出力 VOH アンダーシュート) > 2.3 V (VCC = 3.3V、TA = 25℃)
  • すべて のポートで混在モード電圧動作をサポート
  • Ioff により部分的パワーダウン・モード動作をサポート
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 人体モデルで 4000V
    • マシン・モデルで 200V
    • デバイス帯電モデルで 2000V
  • 2V~5.5V の VCC で動作
  • 最大 tpd:6ns (5V 時)
  • 標準 VOLP (出力グランド・バウンス) < 0.8V (VCC = 3.3V、TA = 25℃)
  • 標準 VOHV (出力 VOH アンダーシュート) > 2.3 V (VCC = 3.3V、TA = 25℃)
  • すべて のポートで混在モード電圧動作をサポート
  • Ioff により部分的パワーダウン・モード動作をサポート
  • JESD 17 準拠で 250mA 超のラッチアップ性能
  • JESD 22 を超える ESD 保護
    • 人体モデルで 4000V
    • マシン・モデルで 200V
    • デバイス帯電モデルで 2000V

SN74LV125A クワッド・バス・バッファ・ゲートは、2V~5.5V の VCC で動作するように設計されています。

SN74LV125A クワッド・バス・バッファ・ゲートは、2V~5.5V の VCC で動作するように設計されています。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
1 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LV125A 3 ステート出力搭載クワッド・バス・バッファ・ゲート データシート (Rev. O 翻訳版) PDF | HTML 英語版 (Rev.O) PDF | HTML 2022年 6月 14日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザー ガイド: PDF | HTML
シミュレーション・モデル

HSPICE Model for SN74LV125A

SCEJ247.ZIP (106 KB) - HSpice Model
シミュレーション・モデル

SN74LV125A Behavioral SPICE Model

SCEM657.ZIP (7 KB) - PSpice Model
シミュレーション・モデル

SN74LV125A IBIS Model

SCEM126.ZIP (18 KB) - IBIS Model
リファレンス・デザイン

TIDA-00225 — データ集線装置ケープ、BeagleBone Black 用

BeagleBone Black プラットフォームを取り扱っている場合は、このデザインを活用すると、多くの接続オプションが利用できるようになります。TI の電力線通信(PLC)モジュールと無線周波数(RF)モジュールを使用して、スマート・グリッド・ネットワーク用のホスト・アプリケーションを簡単かつ迅速に開発できます。独自の Cape for the BeagleBone Black(ユニバーサル基板)を容易に作成し、TI の G3-PLC、6LowPAN、PRIME、ワイヤレス M-BUS、ZigBee® いずれかのソリューションを使用して作業を開始することができます。
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
PDIP (N) 14 オプションの表示
SOIC (D) 14 オプションの表示
SOP (NS) 14 オプションの表示
SSOP (DB) 14 オプションの表示
TSSOP (PW) 14 オプションの表示
TVSOP (DGV) 14 オプションの表示
VQFN (RGY) 14 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ