SN74LV165A

アクティブ

パラレル ロード、8 ビット シフト レジスタ

製品詳細

Configuration Parallel-in Bits (#) 8 Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 85 IOL (max) (mA) 12 IOH (max) (mA) -12 Supply current (max) (µA) 20 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
Configuration Parallel-in Bits (#) 8 Technology family LV-A Supply voltage (min) (V) 2 Supply voltage (max) (V) 5.5 Input type Standard CMOS Output type Push-Pull Clock frequency (MHz) 85 IOL (max) (mA) 12 IOH (max) (mA) -12 Supply current (max) (µA) 20 Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Operating temperature range (°C) -40 to 125 Rating Catalog
SOIC (D) 16 59.4 mm² 9.9 x 6 SOP (NS) 16 79.56 mm² 10.2 x 7.8 SSOP (DB) 16 48.36 mm² 6.2 x 7.8 TSSOP (PW) 16 32 mm² 5 x 6.4 TVSOP (DGV) 16 23.04 mm² 3.6 x 6.4 VQFN (RGY) 16 14 mm² 4 x 3.5 WQFN (BQB) 16 8.75 mm² 3.5 x 2.5
  • 2V~5.5V の V CC で動作
  • 最大 t pd 10.5ns (5V 時)
  • すべてのポートで混在モード電圧動作を サポート
  • I off により部分的パワーダウン・モードでの動作を サポート
  • JESD 17 準拠で 250mA 超の ラッチアップ性能
  • 2V~5.5V の V CC で動作
  • 最大 t pd 10.5ns (5V 時)
  • すべてのポートで混在モード電圧動作を サポート
  • I off により部分的パワーダウン・モードでの動作を サポート
  • JESD 17 準拠で 250mA 超の ラッチアップ性能
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
2 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LV165A パラレル・ロード (並列読み込み)、8 ビット・シフト・レジスタ データシート (Rev. R 翻訳版) PDF | HTML 英語版 (Rev.R) PDF | HTML 2023年 3月 31日
アプリケーション・ノート Power-Up Behavior of Clocked Devices (Rev. B) PDF | HTML 2022年 12月 15日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザー ガイド: PDF | HTML
シミュレーション・モデル

SN74LV165A IBIS Model (Rev. B)

SCEM132B.ZIP (45 KB) - IBIS Model
リファレンス・デザイン

TIDA-01509 — 光学スイッチを使用する破損ワイヤ検出のリファレンス・デザイン

This reference design shows a compact implementation of 16 isolated digital input channels using TI's ISO121x devices. The design is split into two groups of eight channels each. A broken wire detection can be executed using only one additional optical switch for each channel or two optical (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01508 — Sub-1W、16 チャネル絶縁型デジタル入力モジュールのリファレンス・デザイン

このリファレンス・デザインは TI の ISO121x デバイスを使用した 16 チャネル絶縁型デジタル入力のコンパクトな実装を実現します。絶縁型電源なしで動作し、各チャネルで最大 100kHz の入力信号(200kbit)をサポートします。16 チャネルの合計入力電力は 1W 未満で、コンパクトなレイアウトを可能にし、放熱も最小化します。
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
SOIC (D) 16 オプションの表示
SOP (NS) 16 オプションの表示
SSOP (DB) 16 オプションの表示
TSSOP (PW) 16 オプションの表示
TVSOP (DGV) 16 オプションの表示
VQFN (RGY) 16 オプションの表示
WQFN (BQB) 16 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ