SN74LVC1T45

アクティブ

構成可能なレベル・シフト機能搭載、3 ステート出力、シングル・ビット、デュアル電源バス・トランシーバ

トップ

製品の詳細

パラメータ

Technology Family LVC Applications GPIO Bits (#) 1 High input voltage (Min) (Vih) 1.08 High input voltage (Max) (Vih) 5.5 Output voltage (Min) (V) 1.65 Output voltage (Max) (V) 5.5 IOH (Max) (mA) -32 IOL (Max) (mA) 32 Rating Catalog open-in-new その他の 方向制御型電圧レベルシフタ

パッケージ|ピン|サイズ

DSBGA (YZP) 6 2 mm² .928 x 1.428 SOT-23 (DBV) 6 5 mm² 2.9 x 1.6 SOT-5X3 (DRL) 6 2 mm² 1.65 x 1.2 SOT-SC70 (DCK) 6 4 mm² 2 x 2.1 USON (DPK) 6 3 mm² 1.6 x 1.6 open-in-new その他の 方向制御型電圧レベルシフタ

特長

  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
  • Available in the Texas Instruments NanoFree™ Package
  • Fully Configurable Dual-Rail Design Allows Each Port to Operate Over the Full 1.65-V to 5.5-V Power-Supply Range
  • VCC Isolation Feature – If Either VCCInput Is at GND, Both Ports Are in the High-Impedance State
  • DIR Input Circuit Referenced to VCCA
  • Low Power Consumption, 4-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Ioff Supports Partial-Power-Down Mode Operation
  • Max Data Rates
    • 420 Mbps (3.3-V to 5-V Translation)
    • 210 Mbps (Translate to 3.3 V)
    • 140 Mbps (Translate to 2.5 V)
    • 75 Mbps (Translate to 1.8 V)
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
open-in-new その他の 方向制御型電圧レベルシフタ

概要

This single-bit noninverting bus transceiver uses two separate configurable power-supply rails. The A port is designed to track VCCA. VCCA accepts any supply voltage from 1.65 V to 5.5 V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 1.65 V to 5.5 V. This allows for universal low-voltage bidirectional translation between any of the 1.8-V, 2.5-V, 3.3-V, and 5-V voltage nodes.

The SN74LVC1T45 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input activate either the B-port outputs or the A-port outputs. The device transmits data from the A bus to the B bus when the B-port outputs are activated and from the B bus to the A bus when the A-port outputs are activated. The input circuitry is always active on both A and B ports and must have a logic HIGH or LOW level applied to prevent excess ICC and ICCZ.

The SN74LVC1T45 is designed so that the DIR input is powered by VCCA.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The VCC isolation feature is designed so that if either VCC input is at GND, then both ports are in the high-impedance state.

NanoFree package technology is a major breakthrough in IC packaging concepts, using the die as the package.

open-in-new その他の 方向制御型電圧レベルシフタ
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 33
種類 タイトル 英語版のダウンロード 日付
* データシート SN74LVC1T45 Single-Bit Dual-Supply Bus Transceiver With Configurable Voltage Translation and 3-State Outputs データシート 2017年 2月 21日
セレクション・ガイド Voltage translation buying guide 2019年 6月 13日
ユーザー・ガイド Generic AVC and LVC Direction Controlled Translation EVM 2019年 2月 18日
セレクション・ガイド Little Logic Guide 2014 2018年 7月 6日
セレクション・ガイド Logic Guide 2017年 6月 12日
ユーザー・ガイド Generic AVC and LVC Direction Controlled Translation EVM 2017年 5月 9日
アプリケーション・ノート How to Select Little Logic 2016年 7月 26日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs 2016年 6月 23日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book 2007年 1月 16日
その他の技術資料 Design Summary for WCSP Little Logic 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
その他の技術資料 Logic Cross-Reference 2003年 10月 7日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
その他の技術資料 Military Low Voltage Solutions 2001年 4月 4日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
ユーザー・ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
10
概要
Flexible EVM designed to support any device that has a DCK, DCT, DCU, DRL, or DBV package in a 5 to 8 pin count.
特長
  • Board design allows for versatility in evaluation
  • Supports a wide-range of logic devices
評価基板 ダウンロード
document-generic ユーザー・ガイド
20
概要

The generic EVM is designed to support one, two, four and eight channel LVC and AVC direction-controlled translation devices. It also supports the bus hold and automotive -Q1 devices in the same number of channels. The AVC are low voltage translation devices with lower drive strength of 12mA. LVC is (...)

特長
  • SMB connector available for high speed operation
  • Ground port available on each header pin to maintain signal integrity
  • DIR and OE have 10K ohm pull up /pull down resistor options
  • Designed to support up to 20 different devices
評価基板 ダウンロード
document-generic ユーザー・ガイド
199
概要
この評価基板で、TL16C750E デバイスとその機能を評価することができます。評価基板には、オンボードの 3.3V LDO、および高電圧レイルで動作するプロセッサ向けのレベル変換が含まれています。
特長
  • フラクショナル・ビット・レートのサポート
  • 128 バイト FIFO 深度

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SCEJ231.ZIP (94 KB) - HSpice Model
シミュレーション・モデル ダウンロード
SCEM401C.ZIP (99 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SCEM545A.TSC (23812 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SCEM546A.ZIP (7 KB) - TINA-TI Spice Model

リファレンス・デザイン

参考设计 ダウンロード
LIDAR とタイム・オブ・フライト(ToF)アプリケーション向け、トランスインピーダンス帯域幅を最大化するリファレンス・デザイン
TIDA-060025 — このデザインは、光ファイバ伝送メディアを使用するタイム・オブ・フライト(ToF)距離測定回路を搭載した高速光学フロント・エンドを提示します。このフロント・エンドは、自由空間全体の測定など、さまざまな種類の (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
参考设计 ダウンロード
SimpleLink™ Wi-Fi® CC3200 モジュール LaunchPad
TIDC-CC3200MODLAUNCHXL SimpleLink™ Wi-Fi® CC3200MOD ローンチパッド(および認定モジュール)は、CC3200 ワイヤレス・マイコン用の評価開発プラットフォームです。このマイコンは、Wi-Fi (...)
document-generic 回路 document-generic ユーザー・ガイド
参考设计 ダウンロード
AM57x 上のモンテカルロ・シミュレーション、OpenCL 使用、DSP アクセラレーション用、リファレンス・デザイン
TIDEP0046 TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
document-generic 回路 document-generic ユーザー・ガイド
参考设计 ダウンロード
電源および熱設計検討事項、TI 製 AM57x プロセッサ使用、リファレンス・デザイン
TIDEP0047 This TI Design (TIDEP0047) is a reference platform based on the AM57x processor and companion TPS659037 power management integrated circuit (PMIC).  This TI Design specifically highlights important power and thermal design considerations and techniques for systems designed with AM57x and (...)
document-generic 回路 document-generic ユーザー・ガイド
参考设计 ダウンロード
広帯域幅光学フロントエンド、リファレンス・デザイン
TIDA-00725 120MHz の広帯域幅を測定する包括的な光フロント・エンドを実装したリファレンス・デザインで、高速トランスインピーダンス・アンプ、完全差動アンプ、高速 14 ビット 160MSPS ADC(JESD204B インターフェイス付き)で構成されています。光学時間領域反射率測定(OTDR)などのアプリケーション向けに、内蔵レーザー・ドライバとダイオードから生成される高速光パルスへの応答により、システム性能を評価するためにハードウェアとソフトウェアが提供されています。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
DSBGA (YZP) 6 オプションの表示
SC70 (DCK) 6 オプションの表示
SOT-23 (DBV) 6 オプションの表示
SOT-5X3 (DRL) 6 オプションの表示
USON (DPK) 6 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ