SN74LVC2G241

アクティブ

3 ステート出力、2 チャネル、1.65V ~ 5.5V バッファ

製品詳細

Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
Technology family LVC Supply voltage (min) (V) 1.65 Supply voltage (max) (V) 5.5 Number of channels 2 IOL (max) (mA) 32 Supply current (max) (µA) 10 IOH (max) (mA) -32 Input type Standard CMOS Output type 3-State Features Balanced outputs, Over-voltage tolerant inputs, Partial power down (Ioff), Very high speed (tpd 5-10ns) Rating Catalog Operating temperature range (°C) -40 to 125
DSBGA (YZP) 8 2.8125 mm² 2.25 x 1.25 SSOP (DCT) 8 11.8 mm² 2.95 x 4 VSSOP (DCU) 8 6.2 mm² 2 x 3.1
  • テキサス・インスツルメンツの
    NanoFree™パッケージで供給
  • 5V VCC動作をサポート
  • 5.5Vまでの入力電圧に対応
  • 最大 tpd 4.1ns (3.3V 時)
  • 低消費電力、最大ICC 10µA
  • 3.3Vにおいて±24mAの出力駆動能力
  • 標準VOLP(出力グランド・バウンス)
    < 0.8V (VCC = 3.3V、TA = 25°C)
  • 標準VOHV(出力VOHアンダーシュート)
    > 2V (VCC = 3.3V、TA = 25°C)
  • Ioff により活線挿抜、部分的パワーダウン・モード、バック・ドライブ保護をサポート
  • 最高 5.5V の入力を
    VCC レベルに変換する降圧トランスレータとして使用可能
  • JESD 78, Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22を超えるESD保護
    • 2000V、人体モデル(A114-A)
    • 200V、マシン・モデル(A115-A)
    • 1000V、荷電デバイス・モデル(C101)
  • テキサス・インスツルメンツの
    NanoFree™パッケージで供給
  • 5V VCC動作をサポート
  • 5.5Vまでの入力電圧に対応
  • 最大 tpd 4.1ns (3.3V 時)
  • 低消費電力、最大ICC 10µA
  • 3.3Vにおいて±24mAの出力駆動能力
  • 標準VOLP(出力グランド・バウンス)
    < 0.8V (VCC = 3.3V、TA = 25°C)
  • 標準VOHV(出力VOHアンダーシュート)
    > 2V (VCC = 3.3V、TA = 25°C)
  • Ioff により活線挿抜、部分的パワーダウン・モード、バック・ドライブ保護をサポート
  • 最高 5.5V の入力を
    VCC レベルに変換する降圧トランスレータとして使用可能
  • JESD 78, Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22を超えるESD保護
    • 2000V、人体モデル(A114-A)
    • 200V、マシン・モデル(A115-A)
    • 1000V、荷電デバイス・モデル(C101)

このデュアル・バッファおよびライン・ドライバは、1.65V~5.5V の VCC で動作するよう設計されています。

SN74LVC2G241 デバイスは、3-state メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ/トランスミッタの性能と密度の両方を向上することに特化して設計されています。

NanoFree パッケージ技術は IC パッケージの概念における主要なブレークスルーであり、ダイをパッケージとして使用します。

SN74LVC2G241 デバイスは、独立した出力イネーブル (1OE、2OE) 入力を備えた 2 つの 1ビット・ライン・ドライバで構成されています。1OE が LOW、2OE が HIGH の場合、デバイスは A 入力からのデータを Y 出力に渡します。1OE が HIGH、2OE が LOW の場合、出力は高インピーダンス状態になります。

電源オンまたは電源オフ時に高インピーダンス状態になるように、OE をプルダウン抵抗経由で VCC に接続し、OE をプルダウン抵抗経由で GND に接続する必要があります。この抵抗の最小値は、ドライバの電流シンクまたは電流ソース能力によって決まります。

このデバイスは、Ioffを使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

このデュアル・バッファおよびライン・ドライバは、1.65V~5.5V の VCC で動作するよう設計されています。

SN74LVC2G241 デバイスは、3-state メモリ・アドレス・ドライバ、クロック・ドライバ、バス用レシーバ/トランスミッタの性能と密度の両方を向上することに特化して設計されています。

NanoFree パッケージ技術は IC パッケージの概念における主要なブレークスルーであり、ダイをパッケージとして使用します。

SN74LVC2G241 デバイスは、独立した出力イネーブル (1OE、2OE) 入力を備えた 2 つの 1ビット・ライン・ドライバで構成されています。1OE が LOW、2OE が HIGH の場合、デバイスは A 入力からのデータを Y 出力に渡します。1OE が HIGH、2OE が LOW の場合、出力は高インピーダンス状態になります。

電源オンまたは電源オフ時に高インピーダンス状態になるように、OE をプルダウン抵抗経由で VCC に接続し、OE をプルダウン抵抗経由で GND に接続する必要があります。この抵抗の最小値は、ドライバの電流シンクまたは電流ソース能力によって決まります。

このデバイスは、Ioffを使用する部分的パワーダウン・アプリケーション用に完全に動作が規定されています。Ioff回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
SN74AUP2G07 アクティブ オープン・ドレイン出力、2 チャネル、0.8V ~ 3.6V 低消費電力バッファ Smaller voltage range (0.8V to 3.6V), longer average propagation delay (8ns), lower average drive strength (4mA)

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
28 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC2G241 デュアル・バッファ/ドライバ、3-state 出力 データシート (Rev. P 翻訳版) PDF | HTML 英語版 (Rev.P) PDF | HTML 2019年 6月 6日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

5-8-LOGIC-EVM — 5 ~ 8 ピンの DCK、DCT、DCU、DRL、DBV の各パッケージをサポートする汎用ロジックの評価基板 (EVM)

5 ~ 8 ピンで DCK、DCT、DCU、DRL、DBV の各パッケージを使用する多様なデバイスをサポートできる設計のフレキシブルな評価基板です。
ユーザー ガイド: PDF
シミュレーション・モデル

SN74LVC2G241 Behavioral SPICE Model

SCEM614.ZIP (7 KB) - PSpice Model
シミュレーション・モデル

SN74LVC2G241 IBIS Model (Rev. A)

SCEM291A.ZIP (52 KB) - IBIS Model
シミュレーション・モデル

SN74LVC2G241 TINA-TI (Rev. A)

SCEM614A.ZIP (2 KB) - PSpice Model
リファレンス・デザイン

TIDEP0076 — DLP® 構造化光使用、AM572x プロセッサ・ベース 3D マシン・ビジョンのリファレンス・デザイン

The TIDEP0076 3D machine vision design describes an embedded 3D scanner based on the structured light principle. A digital camera along with a Sitara™ AM57xx processor System on Chip (SoC)  is used to capture reflected light patterns from a DLP4500-based projector. Subsquent processing (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00299 — EtherCAT スレーブとマルチプロトコル産業用イーサネットのリファレンス・デザイン

このリファレンス・デザインは、EMC 耐性が高いコスト最適化済みの EtherCAT スレーブ (デュアル・ポート) を実装しているほか、アプリケーション・プロセッサ向けの SPI インターフェイスを搭載しています。このハードウェア設計は、AMIC110 産業用通信プロセッサを使用しており、マルチプロトコルの産業用イーサネットとフィールド・バスをサポートすることができます。このデザインは、5V 単一電源電圧で動作します。1 個の PMIC を使用して、必要なオンボード・レールをすべて生成します。EtherCAT スレーブ・スタックは、AMIC110 (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-01568 — アプリケーション・プロセッサ向け、12mm 角 5 レール電源シーケンシングのリファレンス・デザイン

このリファレンス・デザインは、アプリケーション・プロセッサ、または高性能の制御プラットフォームに適した、検証済みでコスト競争力のある電源シーケンス・ソリューションを紹介します。このデザインは、5 種類の電圧レールをサポートしており、12mm × 12mm のレイアウト面積向けに最適化されています。また、このデザインには、遅延時間を調整し、レールごとに特定の電圧レベルを再構成する能力があり、さまざまな入力コンデンサやさまざまなプロセッサの要件に対応させることができます。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-010032 — Ethernet や 6LoWPAN RF メッシュなどをサポートするユニバーサル・データ・コンセントレータのリファレンス・デザイン

IPv6ベースのグリッド通信は、スマート・メーターやグリッド自動化などの産業用市場およびアプリケーションで標準的な選択肢になりつつあります。このユニバーサル・データ・コンセントレータのリファレンス・デザインは、イーサネットのバックボーン通信、6LoWPAN (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0046 — AM57x 上のモンテカルロ・シミュレーション、OpenCL 使用、DSP アクセラレーション用、リファレンス・デザイン

TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0047 — 電源および熱設計検討事項、TI 製 AM57x プロセッサ使用、リファレンス・デザイン

このリファレンス・デザインは、AM57x プロセッサおよびコンパニオン製品である TPS659037 パワー・マネージメント IC (PMIC) をベースにしています。このデザインは特に、電源設計と熱設計に関する重要な検討事項や、AM57x と TPS659037 を使用して設計するシステムに関する各種手法を強調しています。また、パワー・マネージメント設計、パワー・ディストリビューション回路 (PDN) 設計の検討事項、熱設計の検討事項、消費電力の推定、消費電力の概要などを説明する参考情報や資料が付属しています。  
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
DSBGA (YZP) 8 オプションの表示
SSOP (DCT) 8 オプションの表示
VSSOP (DCU) 8 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ