シングル・ポジティブ・エッジトリガ D タイプ・フリップフロップ、クリア/プリセット




Technology Family LVC Input type Standard CMOS Output type Push-Pull VCC (Min) (V) 1.65 VCC (Max) (V) 5.5 Channels (#) 1 Clock Frequency (Max) (MHz) 200 ICC (uA) 10 IOL (Max) (mA) 32 IOH (Max) (mA) -32 Features Balanced outputs, Very high speed (tpd 5-10ns), Over-voltage tolerant inputs, Partial power down (Ioff) Rating Catalog open-in-new その他の D タイプ・フリップフロップ


DSBGA (YZP) 8 3 mm² .927 x 1.928 SSOP (DCT) 8 12 mm² 2.95 x 4 VSSOP (DCU) 8 6 mm² 2 x 3.1 open-in-new その他の D タイプ・フリップフロップ


  • Available in the Texas Instruments NanoFree™ Package
  • Supports 5-V VCC Operation
  • Inputs Accept Voltages to 5.5 V
  • Max tpd of 5.9 ns at 3.3 V
  • Low Power Consumption, 10-µA Max ICC
  • ±24-mA Output Drive at 3.3 V
  • Typical VOLP (Output Ground Bounce) < 0.8 V at VCC = 3.3 V, TA = 25°C
  • Typical VOHV (Output VOH Undershoot) > 2 V at VCC = 3.3 V, TA = 25°C
  • Ioff Supports Live Insertion, Partial-Power-Down Mode, and Back-Drive Protection
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model
    • 200-V Machine Model
    • 1000-V Charged-Device Model
open-in-new その他の D タイプ・フリップフロップ


This single positive-edge-triggered D-type flip-flop is designed for 1.65-V to 5.5-V VCC operation.

NanoFree™ package technology is a major breakthrough in IC packaging concepts, using the die as the package.

A low level at the preset (PRE) or clear (CLR) input sets or resets the outputs, regardless of the levels of the other inputs. When PRE and CLR are inactive (high), data at the data (D) input meeting the setup time requirements is transferred to the outputs on the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not related directly to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without affecting the levels at the outputs.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

open-in-new その他の D タイプ・フリップフロップ


= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 30
種類 タイトル 英語版のダウンロード 日付
* データシート SN74LVC2G74 Single Positive-Edge-Triggered D-Type Flip-Flop With Clear and Preset データシート 2016年 7月 18日
セレクション・ガイド Little Logic Guide 2014 2018年 7月 6日
アプリケーション・ノート How to Select Little Logic 2016年 7月 26日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs 2016年 6月 23日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets 2015年 12月 2日
アプリケーション・ノート Power-Up Behavior of Clocked Devices 2015年 2月 6日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ソリューション・ガイド LOGIC Pocket Data Book 2007年 1月 16日
その他の技術資料 Design Summary for WCSP Little Logic 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
その他の技術資料 Logic Cross-Reference 2003年 10月 7日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 Military Low Voltage Solutions 2001年 4月 4日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
ユーザー・ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日




評価基板 ダウンロード
document-generic ユーザー・ガイド
Flexible EVM designed to support any device that has a DCK, DCT, DCU, DRL, or DBV package in a 5 to 8 pin count.
  • Board design allows for versatility in evaluation
  • Supports a wide-range of logic devices
評価基板 ダウンロード
J6Entry, RSP and TDA2E-17 CPU Board EVM is an evaluation platform designed to speed up development efforts and reduce time to market for Infotainment  reconfigurable Digital Cluster or Integrated Digital Cockpit and ADAS applications. The CPU board integrates key peripherals such as parallel (...)
  • 2GB DDR3L
  • LP8733/LP8732 Power Solution
  • On-board eMMC, NAND, NOR
  • USB3, USB2, PCIe, Ethernet, COM8Q, CAN, MLB, MicroSD and HDMI connectors
評価基板 ダウンロード

The J6Entry/RSP EVM is an evaluation platform designed to speed up development efforts and reduce time to market for applications such as Infotainment, reconfigurable Digital Cluster or Integrated Digital Cockpit.

The main CPU board integrates these key peripherals such as Ethernet or HDMI, while the (...)

  • 10.1" Display with capacitive Touch
  • JAMR3 Radio Tuner Application Board
  • 2GB DDR3L
  • LP8733/LP8732 Power Solution
  • On-board eMMC, NAND, NOR
  • USB3, USB2, PCIe, Ethernet, COM8Q, CAN, MLB, MicroSD and HDMI connectors


シミュレーション・モデル ダウンロード
SCEJ238.ZIP (91 KB) - HSpice Model
シミュレーション・モデル ダウンロード
SCEM282.ZIP (51 KB) - IBIS Model


リファレンス・デザイン ダウンロード
Ethernet や 6LoWPAN RF メッシュなどをサポートするユニバーサル・データ・コンセントレータのリファレンス・デザイン
TIDA-010032 — IPv6-based grid communications are becoming the standard choice in industrial markets and applications like smart meters and grid automation. The universal data concentrator design provides a complete IPv6-based network solution integrated with Ethernet backbone communication, 6LoWPAN RF mesh (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
双方向 400V-12V DC/DC コンバータ、リファレンス・デザイン
TIDM-BIDIR-400-12 絶縁型双方向 400V - 12V DC/DC コンバータのマイコン・ベースの実装のためのリファレンス・デザインです。  位相シフト・フル・ブリッジ(PSFB)と同期整流機能を組み合わせており、400V バス / バッテリから 12V バッテリへの電力の流れを降圧モードで制御します。一方、プッシュ・プル段は、低電圧バッテリから高電圧バス / バッテリへの逆の電力の流れを昇圧モードで制御します。  この実装では、LV(低電圧)側に搭載されている TI の 32 ビット・マイコン TMS320F28035 を使用して、どちらの方向の電力の流れにも対処できる閉ループ制御を実装しています。このデジタル制御システムは、さまざまな条件下で出力段を最適制御するための先進的な制御機能や、システム・レベルのインテリジェンス機能も実現しており、複数の動作モード間、また 複数の PWM スイッチング・パターン間で安全かつシームレスな遷移を実行できます。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード
リファレンス・デザイン ダウンロード
C2000™ ソーラー DC/DC コンバータ、最大電力点追従コントローラ(MPPT)付き
TIDM-SOLAR-DCDC このデザインは、デジタル制御のソーラー DC/DC コンバータであり、セントラル方式またはストリング方式のソーラー・インバータで使用する目的で、最大電力点追従(MPPT)機能を搭載しています。これは、グリッド接続型の単相 DC/AC インバータである TI Design TIDM-SOLAR-ONEPHINV の関連製品です。TIDM-SOLAR-DCDC と TIDM-SOLAR-ONEPHINV を組み合わせると、セントラルまたはストリングのトポロジーに対応する包括的なソーラー・インバータを形成できます。このソーラー DC/DC コンバータは、MPPT 対応の二相インターリーブ昇圧コンバータと、絶縁型の共振 LLC コンバータで形成されています。C2000™ Piccolo™ TMS320F28035 マイコン(MCU)は、包括的な DC/DC コンバータ用のデジタル・コントローラであり、高周波数の制御ループと最大電力点追跡(MPPT)アルゴリズムを実行します。このデザインは、全負荷で 94% を上回る効率を達成し、ソーラー設備からより多くのエネルギー出力を供給することができ、コンバータ内での有害な発熱が減ります。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
DSBGA (YZP) 8 オプションの表示
SM8 (DCT) 8 オプションの表示
VSSOP (DCU) 8 オプションの表示



TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。


TI のトレーニングとビデオをすべて表示


Program Clock Distribution Circuits - ClockPro

Learn how to program TIClock Pro and TI Clock distribution circuits using ClockPro software.

投稿日: 29-Sep-2010
時間: 01:46

Learn More