SN74LVC8T245

アクティブ

8 ビット デュアル電源バス・トランシーバ、構成可能電圧変換/3 ステート出力付

トップ

製品の詳細

パラメータ

Technology Family LVC Applications GPIO Bits (#) 8 High input voltage (Min) (Vih) 1.08 High input voltage (Max) (Vih) 5.5 Output voltage (Min) (V) 1.65 Output voltage (Max) (V) 5.5 IOH (Max) (mA) -32 IOL (Max) (mA) 32 Rating Catalog open-in-new その他の 方向制御型電圧レベルシフタ

パッケージ|ピン|サイズ

SOIC (DW) 24 160 mm² 15.5 x 10.3 SOP (NS) 24 117 mm² 15 x 7.8 SSOP (DB) 24 64 mm² 8.2 x 7.8 SSOP (DBQ) 24 52 mm² 8.65 x 6 TSSOP (PW) 24 34 mm² 4.4 x 7.8 TVSOP (DGV) 24 32 mm² 5 x 6.4 VQFN (RHL) 24 19 mm² 3.5 x 5.5 open-in-new その他の 方向制御型電圧レベルシフタ

特長

  • Control Inputs VIH/VIL Levels Are Referenced to VCCA Voltage
  • VCC Isolation Feature – If Either VCC Input Is at GND, All Are in the High-Impedance State
  • Fully Configurable Dual-Rail Design Allows Each Port to Operate Over the Full 1.65-V to 5.5-V Power-Supply Range
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 4000-V Human-Body Model (A114-A)
    • 100-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)
open-in-new その他の 方向制御型電圧レベルシフタ

概要

This 8-bit noninverting bus transceiver uses two separate configurable power-supply rails. The SN74LVC8T245 is optimized to operate with VCCA and VCCB set at 1.65 V to 5.5 V. The A port is designed to track VCCA. VCCA accepts any supply voltage from 1.65 V to 5.5 V. The B port is designed to track VCCB. VCCB accepts any supply voltage from 1.65 V to 5.5 V. This allows for universal low-voltage bidirectional translation between any of the 1.8-V, 2.5-V, 3.3-V, and 5.5-V voltage nodes.

The SN74LVC8T245 is designed for asynchronous communication between two data buses. The logic levels of the direction-control (DIR) input and the output-enable (OE) input activate either the B-port outputs or the A-port outputs or place both output ports into the high-impedance mode. The device transmits data from the A bus to the B bus when the B-port outputs are activated, and from the B bus to the A bus when the A-port outputs are activated. The input circuitry on both A and B ports is always active and must have a logic HIGH or LOW level applied to prevent excess ICC and ICCZ.

The SN74LVC8T245 is designed so that the control pins (DIR and OE) are supplied by VCCA.

This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs, preventing damaging current backflow through the device when it is powered down.

The VCC isolation feature ensures that if either VCC input is at GND, all outputs are in the high-impedance state.

To ensure the high-impedance state during power up or power down, OE should be tied to VCC through a pullup resistor; the minimum value of the resistor is determined by the current-sinking capability of the driver.

open-in-new その他の 方向制御型電圧レベルシフタ
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 34
種類 タイトル 英語版のダウンロード 日付
* データシート SN74LVC8T245 8-Bit Dual-Supply Bus Transceiver With Configurable Voltage Translation and 3-State Outputs データシート 2014年 11月 26日
セレクション・ガイド Voltage translation buying guide 2019年 6月 13日
ユーザー・ガイド Generic AVC and LVC Direction Controlled Translation EVM 2019年 2月 18日
セレクション・ガイド Little Logic Guide 2014 2018年 7月 6日
セレクション・ガイド Logic Guide 2017年 6月 12日
ユーザー・ガイド Generic AVC and LVC Direction Controlled Translation EVM 2017年 5月 9日
アプリケーション・ノート How to Select Little Logic 2016年 7月 26日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs 2016年 6月 23日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets 2015年 12月 2日
アプリケーション・ノート Designing with SN74LVCXT245 and SN74LVCHXT245 Family 2015年 10月 27日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新の英語版をダウンロード (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book 2007年 1月 16日
その他の技術資料 Design Summary for WCSP Little Logic 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
その他の技術資料 Logic Cross-Reference 2003年 10月 7日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
その他の技術資料 Military Low Voltage Solutions 2001年 4月 4日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
ユーザー・ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$10.00
概要
This EVM is designed to support any logic device that has a D, DW, DB, NS, PW, P, N, or DGV package in a 14 to 24 pin count.
特長
  • Board design allows for versatility in evaluation
  • Supports a wide-range of logic devices
評価基板 ダウンロード
document-generic ユーザー・ガイド
$149.00
概要

The ADC1175-50 evaluation module (EVM) is used to evaluate the ADC1175-50 8-bit, 50-MSPS analog-to-digital converter (ADC). The EVM has a single-ended, DC-coupled analog input to accommodate the ADC1175-50 full-scale sampling range. The ADC1175-50EVM is designed to connect directly to a variety of (...)

特長
  • Clocking provided by onboard crystal or external source
  • 40-pin header connects directly to TSW1400EVM and TSW1405EVM data-capture solution via CMOS interface
  • High-Speed Data Converter Pro Software (DATACONVERTERPRO-SW) analysis tool provides complete environment for signal analysis, including data (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$20.00
概要

The generic EVM is designed to support one, two, four and eight channel LVC and AVC direction-controlled translation devices. It also supports the bus hold and automotive -Q1 devices in the same number of channels. The AVC are low voltage translation devices with lower drive strength of 12mA. LVC is (...)

特長
  • SMB connector available for high speed operation
  • Ground port available on each header pin to maintain signal integrity
  • DIR and OE have 10K ohm pull up /pull down resistor options
  • Designed to support up to 20 different devices

ソフトウェア開発

プラグイン ダウンロード
ADC1175 8 ビット、20MSPS、A/D コンバータ(ADC)の評価モジュール
ADC1175EVM The ADC1175 evaluation module (EVM) is used to evaluate the ADC1175 8-bit, 20-MSPS analog-to-digital converter (ADC). The EVM has a single-ended, DC-coupled analog input to accommodate the ADC1175 full-scale sampling range. The ADC1175EVM is designed to connect directly to a variety of data-capture (...)
$149.00
特長
  • Operational amplifier provides buffering and signal conditioning for DC-coupled input network
  • Clocking provided by onboard crystal or external source
  • 40-pin header connects directly to TSW1400EVM and TSW1405EVM data-capture solution via CMOS interface
  • High-Speed Data Converter Pro Software (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SCEM494.ZIP (56 KB) - IBIS Model

リファレンス・デザイン

リファレンス・デザイン ダウンロード
PRU-ICSS 上で AM437x を使用するマルチプロトコル・デジタル・ポジション・エンコーダ・マスター・インターフェイスのリファレンス・デザイン
TIDEP0057 TI は、PRU-ICSS(プログラマブル・リアルタイム・ユニット産業用通信サブシステム)を搭載した Sitara&trade (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
シングル・チップ・ドライブ、産業用通信およびモーター制御用
TIDEP0025 この TI Design は、位置エンコーダとロータリー・エンコーダ向けの HEIDENHAIN EnDat 2.2 規格に基づいて、ハードウェア・インターフェイス・ソリューションを実装します。設計者はこのプラットフォームを活用して、幅広い産業用オートメーション機器でリアルタイム EtherCAT 通信規格を実装することもできます。産業用オートメーション、ファクトリ・オートメーション、産業用通信などのアプリケーションで、小型フットプリントと低消費電力のシングルチップ・ソリューションを実現できます。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.B)
リファレンス・デザイン ダウンロード
AM57x 上のモンテカルロ・シミュレーション、OpenCL 使用、DSP アクセラレーション用、リファレンス・デザイン
TIDEP0046 TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
電源および熱設計検討事項、TI 製 AM57x プロセッサ使用、リファレンス・デザイン
TIDEP0047 This TI Design (TIDEP0047) is a reference platform based on the AM57x processor and companion TPS659037 power management integrated circuit (PMIC).  This TI Design specifically highlights important power and thermal design considerations and techniques for systems designed with AM57x and (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
ARM MPU、内蔵型 BiSS C マスター・インターフェイス付き
TIDEP0022 PRU-ICSS(産業用通信サブシステム用の BiSS C Master プロトコル)を実装。このリファレンス・デザインは、包括的な資料と、プログラマブル・リアルタイム・ユニット(PRU)用のソース・コードを提供します。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
HIPERFACE DSL Master インターフェイスを統合した ARM MPU、リファレンス・デザイン
TIDEP0035 Implementation of HIPERFACE DSL Master protocol on Industrial Communication Sub-System (PRU-ICSS). The two wire interface allows for integration of position feedback wires into motor cable.  Complete solution consists of AM437x PRU-ICSS firmware and TIDA-00177 transceiver reference design.
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
EnDat 2.2 システム、リファレンス・デザイン
TIDEP0050 The TIDEP0050 TI Design implements the EnDat 2.2 Master protocol stack and hardware interface solution based on the HEIDENHAIN EnDat 2.2 standard for position or rotary encoders. The design is composed of the EnDat 2.2 Master protocol stack, half-duplex communications using RS485 transceivers and (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SO (NS) 24 オプションの表示
SOIC (DW) 24 オプションの表示
SSOP (DB) 24 オプションの表示
SSOP (DBQ) 24 オプションの表示
TSSOP (PW) 24 オプションの表示
TVSOP (DGV) 24 オプションの表示
VQFN (RHL) 24 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ