SN74LVC8T245

アクティブ

構成可能なレベル・シフト機能搭載、3 ステート出力、8 ビット、デュアル電源バス・トランシーバ

製品詳細

Technology family LVC Applications GPIO Bits (#) 8 High input voltage (min) (V) 1.08 High input voltage (max) (V) 5.5 Vout (min) (V) 1.65 Vout (max) (V) 5.5 Data rate (max) (Mbps) 200 IOH (max) (mA) -32 IOL (max) (mA) 32 Supply current (max) (µA) 25 Features Output enable, Overvoltage tolerant inputs, Partial power down (Ioff) Input type Standard CMOS Output type 3-State, Balanced CMOS, Push-Pull Rating Catalog Operating temperature range (°C) -40 to 85
Technology family LVC Applications GPIO Bits (#) 8 High input voltage (min) (V) 1.08 High input voltage (max) (V) 5.5 Vout (min) (V) 1.65 Vout (max) (V) 5.5 Data rate (max) (Mbps) 200 IOH (max) (mA) -32 IOL (max) (mA) 32 Supply current (max) (µA) 25 Features Output enable, Overvoltage tolerant inputs, Partial power down (Ioff) Input type Standard CMOS Output type 3-State, Balanced CMOS, Push-Pull Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (DW) 24 159.65 mm² 15.5 x 10.3 SOP (NS) 24 117 mm² 15 x 7.8 SSOP (DB) 24 63.96 mm² 8.2 x 7.8 SSOP (DBQ) 24 51.9 mm² 8.65 x 6 TSSOP (PW) 24 49.92 mm² 7.8 x 6.4 TVSOP (DGV) 24 32 mm² 5 x 6.4 VQFN (RHL) 24 19.25 mm² 5.5 x 3.5
  • 制御入力の V IH/V IL レベルは V CCA 電圧基準
  • V CC 絶縁機能:いずれかの V CC 入力が GND レベルになると、すべてが高インピーダンス状態に移行
  • 完全に構成可能なデュアル・レール設計により、1.65V~5.5V の電源電圧の全範囲にわたって各ポートが動作可能
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を上回る ESD 保護
    • 4000V、人体モデル (A114-A)
    • 100V、マシン・モデル (A115-A)
    • 1000V、デバイス帯電モデル (C101)
  • 制御入力の V IH/V IL レベルは V CCA 電圧基準
  • V CC 絶縁機能:いずれかの V CC 入力が GND レベルになると、すべてが高インピーダンス状態に移行
  • 完全に構成可能なデュアル・レール設計により、1.65V~5.5V の電源電圧の全範囲にわたって各ポートが動作可能
  • JESD 78、Class II 準拠で 100mA 超のラッチアップ性能
  • JESD 22 を上回る ESD 保護
    • 4000V、人体モデル (A114-A)
    • 100V、マシン・モデル (A115-A)
    • 1000V、デバイス帯電モデル (C101)

SN74LVC8T245 は、8 ビット非反転バス・トランシーバであり、双方向の電圧レベル変換を可能にする構成可能なデュアル電源レールを備えています。 SN74LVC8T245 は、V CCA および V CCB が 1.65V~5.5V に設定された状態で動作するよう最適化されています。A ポートは V CCA に追従するように設計されており、V CCA は 1.65V~5.5V の電源電圧に対応します。B ポートは V CCB に追従するように設計されており、V CCB は 1.65V~5.5V の電源電圧に対応します。このため、1.8V、2.5V、3.3V、5V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。

SN74LVC8T245 は、2 つのデータ・バス間の非同期通信用に設計されています。方向制御 (DIR) 入力および出力イネ ーブル ( OE) 入力のロジック・レベルに応じて、 B ポート出力もしくは A ポート出力のいずれかがアクティブになるか、または、両方の出力ポートが高インピーダンス・モードになります。本デバイスは、B ポート出力がアクティブになった場合、A バスから B バスへデータを転送し、A ポート出力がアクティブになった場合、B バスから A バスへデータを転送します。A ポートと B ポートの入力回路はどちらも常にアクティブであるため、これらのポートには論理 HIGH または LOW レベルを印加して、I CC と I CCZ が過剰に流れないようにする必要があります。

このデバイスは、I off を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。I off 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。V CC 絶縁機能は、どちらかの V CC 入力が GND レベルになると、全ての出力を確実に高インピーダンス状態にします。電源オンまたは電源オフ時に高インピーダンス状態を確保するため、 OE はプルアップ抵抗経由で V CC に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74LVC8T245 は、制御ピン (DIR および OE) が V CCA から電源を供給されるように設計されています。

SN74LVC8T245 は、8 ビット非反転バス・トランシーバであり、双方向の電圧レベル変換を可能にする構成可能なデュアル電源レールを備えています。 SN74LVC8T245 は、V CCA および V CCB が 1.65V~5.5V に設定された状態で動作するよう最適化されています。A ポートは V CCA に追従するように設計されており、V CCA は 1.65V~5.5V の電源電圧に対応します。B ポートは V CCB に追従するように設計されており、V CCB は 1.65V~5.5V の電源電圧に対応します。このため、1.8V、2.5V、3.3V、5V の任意の電圧ノード間での自在な低電圧双方向変換が可能です。

SN74LVC8T245 は、2 つのデータ・バス間の非同期通信用に設計されています。方向制御 (DIR) 入力および出力イネ ーブル ( OE) 入力のロジック・レベルに応じて、 B ポート出力もしくは A ポート出力のいずれかがアクティブになるか、または、両方の出力ポートが高インピーダンス・モードになります。本デバイスは、B ポート出力がアクティブになった場合、A バスから B バスへデータを転送し、A ポート出力がアクティブになった場合、B バスから A バスへデータを転送します。A ポートと B ポートの入力回路はどちらも常にアクティブであるため、これらのポートには論理 HIGH または LOW レベルを印加して、I CC と I CCZ が過剰に流れないようにする必要があります。

このデバイスは、I off を使用する部分的パワーダウン・アプリケーション用の動作が完全に規定されています。I off 回路が出力をディセーブルにするため、電源切断時にデバイスに電流が逆流して損傷に至ることを回避できます。V CC 絶縁機能は、どちらかの V CC 入力が GND レベルになると、全ての出力を確実に高インピーダンス状態にします。電源オンまたは電源オフ時に高インピーダンス状態を確保するため、 OE はプルアップ抵抗経由で V CC に接続する必要があります。この抵抗の最小値は、ドライバの電流シンク能力によって決定されます。

SN74LVC8T245 は、制御ピン (DIR および OE) が V CCA から電源を供給されるように設計されています。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
32 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート SN74LVC8T245 8 ビット デュアル電源 バス・トランシーバ、構成可能電圧変換、3 ステート出力 データシート (Rev. C 翻訳版) PDF | HTML 英語版 (Rev.C) PDF | HTML 2023年 2月 2日
EVM ユーザー ガイド (英語) TXV010xEVM Evaluation Module User's Guide PDF | HTML 2024年 2月 5日
EVM ユーザー ガイド (英語) Generic AVC and LVC Direction Controlled Translation EVM (Rev. B) 2021年 7月 30日
アプリケーション・ノート Implications of Slow or Floating CMOS Inputs (Rev. E) 2021年 7月 26日
セレクション・ガイド Voltage Translation Buying Guide (Rev. A) 2021年 4月 15日
セレクション・ガイド Little Logic Guide 2018 (Rev. G) 2018年 7月 6日
セレクション・ガイド Logic Guide (Rev. AB) 2017年 6月 12日
アプリケーション・ノート How to Select Little Logic (Rev. A) 2016年 7月 26日
アプリケーション・ノート Understanding and Interpreting Standard-Logic Data Sheets (Rev. C) 2015年 12月 2日
アプリケーション・ノート Designing with SN74LVCXT245 and SN74LVCHXT245 Family of Direction Controlled 2015年 10月 27日
セレクション・ガイド ロジック・ガイド (Rev. AA 翻訳版) 最新英語版 (Rev.AB) 2014年 11月 6日
ユーザー・ガイド LOGIC Pocket Data Book (Rev. B) 2007年 1月 16日
製品概要 Design Summary for WCSP Little Logic (Rev. B) 2004年 11月 4日
アプリケーション・ノート Semiconductor Packing Material Electrostatic Discharge (ESD) Protection 2004年 7月 8日
アプリケーション・ノート Selecting the Right Level Translation Solution (Rev. A) 2004年 6月 22日
ユーザー・ガイド Signal Switch Data Book (Rev. A) 2003年 11月 14日
アプリケーション・ノート Use of the CMOS Unbuffered Inverter in Oscillator Circuits 2003年 11月 6日
ユーザー・ガイド LVC and LV Low-Voltage CMOS Logic Data Book (Rev. B) 2002年 12月 18日
アプリケーション・ノート Texas Instruments Little Logic Application Report 2002年 11月 1日
アプリケーション・ノート TI IBIS File Creation, Validation, and Distribution Processes 2002年 8月 29日
その他の技術資料 Standard Linear & Logic for PCs, Servers & Motherboards 2002年 6月 13日
アプリケーション・ノート 16-Bit Widebus Logic Families in 56-Ball, 0.65-mm Pitch Very Thin Fine-Pitch BGA (Rev. B) 2002年 5月 22日
アプリケーション・ノート Power-Up 3-State (PU3S) Circuits in TI Standard Logic Devices 2002年 5月 10日
その他の技術資料 STANDARD LINEAR AND LOGIC FOR DVD/VCD PLAYERS 2002年 3月 27日
アプリケーション・ノート Migration From 3.3-V To 2.5-V Power Supplies For Logic Devices 1997年 12月 1日
アプリケーション・ノート Bus-Interface Devices With Output-Damping Resistors Or Reduced-Drive Outputs (Rev. A) 1997年 8月 1日
アプリケーション・ノート CMOS Power Consumption and CPD Calculation (Rev. B) 1997年 6月 1日
アプリケーション・ノート LVC Characterization Information 1996年 12月 1日
アプリケーション・ノート Input and Output Characteristics of Digital Integrated Circuits 1996年 10月 1日
アプリケーション・ノート Live Insertion 1996年 10月 1日
設計ガイド Low-Voltage Logic (LVC) Designer's Guide 1996年 9月 1日
アプリケーション・ノート Understanding Advanced Bus-Interface Products Design Guide 1996年 5月 1日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

14-24-LOGIC-EVM — 14 ピンから 24 ピンの D、DB、DGV、DW、DYY、NS、PW の各パッケージに封止した各種ロジック製品向けの汎用評価基板

14-24-logic-EVM 評価基板は、14 ピンから 24 ピンの D、DW、DB、NS、PW、DYY、DGV の各パッケージに封止した各種ロジック デバイスをサポートする設計を採用しています。

ユーザー ガイド: PDF | HTML
評価ボード

14-24-NL-LOGIC-EVM — 14 ピンから 24 ピンのリードなしパッケージ向け、ロジック製品の汎用評価基板

14-24-NL-LOGIC-EVM は、14 ピンから24 ピンの BQA、BQB、RGY、RSV、RJW、RHL の各パッケージに封止した各種ロジック デバイスや変換デバイスをサポートする設計を採用したフレキシブルな評価基板 (EVM) です。

ユーザー ガイド: PDF | HTML
評価ボード

AVCLVCDIRCNTRL-EVM — AVC と LVC をサポートする方向制御型双方向変換デバイス向け汎用評価モジュール(EVM)

The generic EVM is designed to support one, two, four and eight channel LVC and AVC direction-controlled translation devices. It also supports the bus hold and automotive -Q1 devices in the same number of channels. The AVC are low voltage translation devices with lower drive strength of 12mA. LVC (...)

ユーザー ガイド: PDF
評価ボード

TXV0106-EVM — TXV0106 の評価基板

TXV0106 評価基板 (EVM) は、TXV0106 デバイスの機能と性能を評価するための使いやすいプラットフォームです。この評価基板 (EVM) は、さまざまなアプリケーションに合わせてデバイスを構成できるように、オプションの回路とジャンパを搭載しています。このデバイスは、低スキュー、低ジッタの電圧変換を行うほか、固定制御と方向制御の両方に関するオプションを搭載しています。専用の出力イネーブル (OE) 制御機能を使用して、出力をイネーブルまたはディスエーブルにすることができます。
ユーザー ガイド: PDF | HTML
評価ボード

TXV0108-EVM — TXV0108 の評価基板

TXV0108 評価基板 (EVM) は、TXV0108 デバイスの機能と性能を評価するための使いやすいプラットフォームです。この評価基板 (EVM) は、さまざまなアプリケーションに合わせてデバイスを構成できるように、オプションの回路とジャンパを搭載しています。このデバイスは、低スキュー、低ジッタの電圧変換を行うほか、固定制御と方向制御の両方に関するオプションを搭載しています。専用の出力イネーブル (OE) 制御機能を使用して、出力をイネーブルまたはディスエーブルにすることができます。
ユーザー ガイド: PDF | HTML
シミュレーション・モデル

SN74LVC8T245 IBIS Model

SCEM494.ZIP (56 KB) - IBIS Model
リファレンス・デザイン

TIDEP0022 — ARM MPU、内蔵型 BiSS C マスター・インターフェイス付き

PRU-ICSS(産業用通信サブシステム用の BiSS C Master プロトコル)を実装。このリファレンス・デザインは、包括的な資料と、プログラマブル・リアルタイム・ユニット(PRU)用のソース・コードを提供します。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0035 — HIPERFACE DSL Master インターフェイスを統合した ARM MPU、リファレンス・デザイン

このリファレンス・デザインは、産業用通信サブシステム (PRU-ICSS) 上に HIPERFACE DSL マスター・プロトコルを実装しています。この 2 線式インターフェイスを使用すると、位置フィードバックの配線をモーターのケーブルに統合できます。このデザインは、AM437x PRU-ICSS ファームウェアと、TIDA-00177 トランシーバ・リファレンス・デザインを搭載しています。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0050 — EnDat 2.2 システム、リファレンス・デザイン

このリファレンス・デザインは、位置エンコーダとロータリー・エンコーダ向けの HEIDENHAIN EnDat 2.2 規格に基づいて、EnDat 2.2 マスター・プロトコル・スタックとハードウェア・インターフェイスを実装しています。このデザインが採用しているのは、EnDat 2.2 マスター・プロトコル・スタックと、RS-485 トランシーバを使用する半二重通信機能、および Sitara AM437x 産業用開発キット (IDK) 上に実装済みのライン終端機能です。このデザインは、HEIDENHAIN EnDat 2.2 規格を満たすように包括的にテスト済みです。AM437x IDK は (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0025 — シングル・チップ・ドライブ、産業用通信およびモーター制御用

このリファレンス・デザインは、位置エンコーダとロータリー・エンコーダ向けの HEIDENHAIN EnDat 2.2 規格に基づいて、ハードウェア・インターフェイスを実装しています。このプラットフォームを活用して、幅広い産業用オートメーション機器でリアルタイム EtherCAT 通信規格を実装することもできます。産業用オートメーション、ファクトリ・オートメーション、産業用通信などのアプリケーションで、小型フットプリントと低消費電力のシングルチップ・ソリューションを設計できます。
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0057 — PRU-ICSS 上で AM437x を使用するマルチプロトコル・デジタル・ポジション・エンコーダ・マスター・インターフェイスのリファレンス・デザイン

このリファレンス・デザインは、PRU-ICSS (プログラマブル・リアルタイム・ユニット産業用通信サブシステム) を搭載した Sitara™ プロセッサ上で動作する産業用通信向けシステムです。統合型のマルチプロトコル・デジタル・ポジション・エンコーダのマスター・インターフェイスのサポートを提示するデザインです。サポート対象のデジタル・ポジション・エンコーダ・マスター・プロトコルは、EnDat 2.2、HIPERFACE DSL®、BiSS C です。統合型のマルチプロトコル・エンコーダ・マスターには、追加の FPGA (フィールド・プログラマブル・ゲートアレイ)、ASIC (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0046 — AM57x 上のモンテカルロ・シミュレーション、OpenCL 使用、DSP アクセラレーション用、リファレンス・デザイン

TI’s high performance ARM® Cortex®-A15 based AM57x processors also integrate C66x DSPs. These DSPs were designed to handle high signal and data processing tasks that are often required by industrial, automotive and financial applications. The AM57x OpenCL implementation makes it easy (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDEP0047 — 電源および熱設計検討事項、TI 製 AM57x プロセッサ使用、リファレンス・デザイン

このリファレンス・デザインは、AM57x プロセッサおよびコンパニオン製品である TPS659037 パワー・マネージメント IC (PMIC) をベースにしています。このデザインは特に、電源設計と熱設計に関する重要な検討事項や、AM57x と TPS659037 を使用して設計するシステムに関する各種手法を強調しています。また、パワー・マネージメント設計、パワー・ディストリビューション回路 (PDN) 設計の検討事項、熱設計の検討事項、消費電力の推定、消費電力の概要などを説明する参考情報や資料が付属しています。  
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
SOIC (DW) 24 オプションの表示
SOP (NS) 24 オプションの表示
SSOP (DB) 24 オプションの表示
SSOP (DBQ) 24 オプションの表示
TSSOP (PW) 24 オプションの表示
TVSOP (DGV) 24 オプションの表示
VQFN (RHL) 24 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ