トップ

製品の詳細

パラメータ

Function Deserializer Rating Catalog Operating temperature range (C) 0 to 70 open-in-new その他の ディスプレイ用 SerDes

パッケージ|ピン|サイズ

TSSOP (DGG) 48 101 mm² 12.5 x 8.1 open-in-new その他の ディスプレイ用 SerDes

特長

  • 3:21 Data Channel Expansion at up to 178.5 Mbytes/s Throughput
  • Suited for SVGA, XGA, or SXGA Display Data Transmission From Controller to Display With Very Low EMI
  • Three Data Channels and Clock Low-Voltage Differential Channels In and 21 Data and Clock Low-Voltage TTL Channels Out
  • Operates From a Single 3.3-V Supply
  • Tolerates 4-kV HBM ESD
  • Packaged in Thin Shrink Small-Outline Package (TSSOP) With 20-Mil Terminal Pitch
  • Consumes Less Than 1 mW When Disabled
  • Wide Phase-Lock Input Frequency Range of 31 MHz to 68 MHz
  • No External Components Required for PLL
  • Inputs Meet or Exceed the Standard Requirements of ANSI EIA/TIA-644 Standard
  • Improved Replacement for the DS90C364 and SN75LVDS86
  • Improved Jitter Tolerance
  • See SN65LVDS86A-Q1 Data Sheet for Information About the Automotive Qualified Version

FlatLink is a trademark of Texas Instruments Incorporated.

open-in-new その他の ディスプレイ用 SerDes

概要

The SN65LVDS86A/SN75LVDS86A FlatLink. receiver contains three serial-in 7-bit parallel-out shift registers and four low-voltage differential signaling (LVDS) line receivers in a single integrated circuit. These functions allow receipt of synchronous data from a compatible transmitter, such as the SN75LVDS81, ’83, ’84, or ’85, over four balanced-pair conductors and expansion to 21 bits of single-ended low-voltage LVTTL synchronous data at a lower transfer rate.

When receiving, the high-speed LVDS data is received and loaded into registers at seven times the LVDS input clock (CLKIN) rate. The data is then unloaded to a 21-bit-wide LVTTL parallel bus at the CLKIN rate. The ’LVDS86A presents valid data on the falling edge of the output clock (CLKOUT).

The ’LVDS86A requires only four line-termination resistors for the differential inputs and little or no control. The data bus appears the same at the input to the transmitter and output of the receiver with the data transmission transparent to the user(s). The only user intervention is the possible use of the shutdown/clear (SHTDN) active-low input to inhibit the clock and shut off the LVDS receivers for lower power consumption. A low level on this signal clears all internal registers to a low level.

The SN75LVDS86A is characterized for operation over ambient free-air temperatures of 0°C to 70°C. The SN65LVDS86A is characterized for operation over the full Automotive temperature range of –40°C to 125°C.

open-in-new その他の ディスプレイ用 SerDes
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 3
種類 タイトル 英語版のダウンロード 日付
* データシート Flatlink (TM) Receiver データシート 2007年 11月 28日
アプリケーション・ノート How to Reduce EMI in LVDS SerDes Designs 2018年 11月 9日
アプリケーション・ノート FlatLink™ Data Transmission System Using SN75LVDS83B/SN75LVDS82/SN75LVDS86A 2010年 2月 2日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SLLC108.ZIP (6 KB) - IBIS Model
シミュレーション・ツール ダウンロード

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
TSSOP (DGG) 48 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示