トップ

製品の詳細

パラメータ

Number of I/Os 24 Features Adjustable I/O level, Configuration registers, Interrupt pin, Reset pin VCC (Min) (V) 1.65 VCC (Max) (V) 5.5 Addresses 2 Rating Catalog Frequency (Max) (kHz) 400 Operating temperature range (C) -40 to 85 open-in-new その他の I2C 汎用 I/Os(GPIOs)

パッケージ|ピン|サイズ

UQFN (RGJ) 32 25 mm² 5 x 5 open-in-new その他の I2C 汎用 I/Os(GPIOs)

特長

  • Operating Power-Supply Voltage Range of 1.65 V to 5.5 V
  • Allows Bidirectional Voltage-Level Translation and GPIO Expansion Between:
    • 1.8-V SCL/SDA and
      1.8-V, 2.5-V, 3.3-V, or 5-V P Port
    • 2.5-V SCL/SDA and
      1.8-V, 2.5-V, 3.3-V, or 5-V P Port
    • 3.3-V SCL/SDA and
      1.8-V, 2.5-V, 3.3-V, or 5-V P Port
    • 5-V SCL/SDA and
      1.8-V, 2.5-V, 3.3-V, or 5-V P Port
  • I2C to Parallel Port Expander
  • Low Standby Current Consumption of 1 μA
  • Schmitt-Trigger Action Allows Slow Input Transition and Better Switching Noise Immunity at the SCL and SDA Inputs
    • Vhys = 0.18 V Typ at 1.8 V
    • Vhys = 0.25 V Typ at 2.5 V
    • Vhys = 0.33 V Typ at 3.3 V
    • Vhys = 0.5 V Typ at 5 V
  • 5-V Tolerant I/O Ports
  • Active-Low Reset Input (RESET)
  • Open-Drain Active-Low Interrupt Output (INT)
  • 400-kHz Fast I2C Bus
  • Input/Output Configuration Register
  • Polarity Inversion Register
  • Internal Power-On Reset
  • Power Up With All Channels Configured as Inputs
  • No Glitch On Power Up
  • Noise Filter on SCL/SDA Inputs
  • Latched Outputs With High-Current Drive Maximum Capability for Directly Driving LEDs
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 2000-V Human-Body Model (A114-A)
    • 200-V Machine Model (A115-A)
    • 1000-V Charged-Device Model (C101)

All trademarks are the property of their respective owners.

open-in-new その他の I2C 汎用 I/Os(GPIOs)

概要

This 24-bit I/O expander for the two-line bidirectional bus (I2C) is designed to provide general-purpose remote I/O expansion for most microcontroller families via the I2C interface [serial clock (SCL) and serial data (SDA)].

The major benefit of this device is its wide VCC range. It can operate from 1.65 V to 5.5 V on the P-port side and on the SDA/SCL side. This allows the TCA6424A to interface with next-generation microprocessors and microcontrollers on the SDA/SCL side, where supply levels are dropping down to conserve power. In contrast to the dropping power supplies of microprocessors and microcontrollers, some PCB components, such as LEDs, remain at a 5-V power supply.

The bidirectional voltage level translation in the TCA6424A is provided through VCCI. VCCI should be connected to the VCC of the external SCL/SDA lines. This indicates the VCC level of the I2C bus to the TCA6424A. The voltage level on the P-port of the TCA6424A is determined by the VCCP.

The TCA6424A consists of three 8-bit Configuration (input or output selection), Input, Output, and Polarity Inversion (active high) registers. At power on, the I/Os are configured as inputs. However, the system master can enable the I/Os as either inputs or outputs by writing to the I/O configuration bits. The data for each input or output is kept in the corresponding input or output register. The polarity of the Input Port register can be inverted with the Polarity Inversion register. All registers can be read by the system master.

The system master can reset the TCA6424A in the event of a timeout or other improper operation by asserting a low in the RESET input. The power-on reset puts the registers in their default state and initializes the I2C/SMBus state machine. The RESET pin causes the same reset/initialization to occur without depowering the part.

The TCA6424A open-drain interrupt (INT) output is activated when any input state differs from its corresponding Input Port register state and is used to indicate to the system master that an input state has changed.

INT can be connected to the interrupt input of a microcontroller. By sending an interrupt signal on this line, the remote I/O can inform the microcontroller if there is incoming data on its ports without having to communicate via the I2C bus. Thus, the TCA6424A can remain a simple slave device.

The device P-port outputs have high-current sink capabilities for directly driving LEDs while consuming low device current.

One hardware pin (ADDR) can be used to program and vary the fixed I2C address and allow up to two devices to share the same I2C bus or SMBus.

open-in-new その他の I2C 汎用 I/Os(GPIOs)
ダウンロード

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 7
種類 タイトル 英語版のダウンロード 日付
* データシート TCA6424A Low-Voltage 24-Bit I2C and SMBus I/O Expander With Interrupt Output, Reset, and Configuration Registers データシート 2014年 4月 24日
アプリケーション・ノート I2C Dynamic Addressing 2019年 4月 25日
アプリケーション・ノート AR without a name 2016年 9月 7日
セレクション・ガイド I2C Infographic Flyer 2015年 12月 3日
アプリケーション・ノート Understanding the I2C Bus 2015年 6月 30日
アプリケーション・ノート I2C Bus Pull-Up Resistor Calculation 2015年 2月 13日
ユーザー・ガイド IO Expander EVM User's Guide 2014年 7月 25日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
$49.00
概要

IO エクスパンダ評価モジュールは、TI の SMBus と I2C IO エクスパンダ・ラインの評価を可能にします。TCA6424ATCA9539 が基板に組み込まれており、24 ピンの TSSOP フットプリントは TCA6408ATCA6416ATCA9534TCA9534ATCA9535TCA9538TCA9554TCA9554ATCA9555 をサポートしています。

特長
  • LED または ヘッダへの取り出しによる IO エクスパンダの評価
  • オンボードのプッシュ・ボタン・スイッチによる入力評価
  • 各 IO エクスパンダに必要な機能を含むサンプル・コード

ソフトウェア開発

ファームウェア ダウンロード
SLVC564A.ZIP (2137 KB)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SCPM027.ZIP (145 KB) - IBIS Model
シミュレーション・ツール ダウンロード 設計ツール ダウンロード
I2C designer tool
I2C-DESIGNER — I2C Designer ツールを使用すると、I2C ベースの設計で、アドレッシング、電圧レベル、周波数に関する競合を迅速に解決できます。マスター入力とスレーブ入力に関する指定を行い、I2C ツリーを自動的に生成すること、またはカスタム・ソリューションを構築することができます。設計者の皆様はこのツールを使用すると、時間を節約できます。また、Ack (確認応答) の欠落に対するデバッグ、プルアップ抵抗の選定、I2C バス上での最大静電容量負荷の準拠に関するガイドラインを参照し、I2C 規格に準拠することもできます。
特長
  • GUI ベースの Web アプリケーション
  • エクスポート可能な設計
  • JSON ファイル・アップローダー
  • 部品表 (BOM) 生成機能

リファレンス・デザイン

リファレンス・デザイン ダウンロード
12Gbps マルチチャネル BERT 基板のリファレンス・デザイン
TIDA-00426 — This reference design is a 12-Gbps low-cost bit error tester (BERT) capable of generating and checking up to 8 channels of pseudo-random binary sequences (PRBS). This validated design is a convenient way to generate multi-channels high speed serial bit streams of up to 12-Gbps, and checking incoming (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
自己ブート型オーディオ・システム
TIDA-00609 The purpose of this TI Design is to provide the designer hardware and software tools that can be used as reference for audio systems. The new revision of the PurePath™ Console Motherboard (RevF) adds stand-alone, self-booting capabilities to allow making compelling demos with any EVM that is (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
SDI ビデオ アグリゲーション・リファレンス・デザイン
TIDA-00352 This verified reference design is a complete four channel SDI aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous HD-SDI sources together into one 5.94 Gbps serial link. The serial data is transferred via copper or optical fiber where a second TLK10022 is used (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
UQFN (RGJ) 32 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ