ホーム インターフェイス I2C & I3C ICs I2C & I3C level shifters, buffers & hubs

TCA9517

アクティブ

電源オフ、ハイ・インピーダンス機能搭載、2 ビット・レベル変換 400kHz I2C/SMBus バッファ / リピータ

この製品には新バージョンがあります。

open-in-new 代替品と比較
比較対象デバイスにアップグレード機能を搭載した、ドロップ・イン代替製品
TCA9517A アクティブ 電源オフ、ハイ・インピーダンス機能搭載、2 ビット・レベル変換 400kHz I2C/SMBus バッファ / リピータ P2P with a higher contention level threshold

製品詳細

Features Buffer, Enable pin Protocols I2C Frequency (max) (MHz) 0.4 VCCA (min) (V) 0.9 VCCA (max) (V) 5.5 VCCB (min) (V) 2.7 VCCB (max) (V) 5.5 Supply restrictions VCCA <= VCCB Rating Catalog Operating temperature range (°C) -40 to 85
Features Buffer, Enable pin Protocols I2C Frequency (max) (MHz) 0.4 VCCA (min) (V) 0.9 VCCA (max) (V) 5.5 VCCB (min) (V) 2.7 VCCB (max) (V) 5.5 Supply restrictions VCCA <= VCCB Rating Catalog Operating temperature range (°C) -40 to 85
SOIC (D) 8 29.4 mm² 4.9 x 6 VSSOP (DGK) 8 14.7 mm² 3 x 4.9
  • Two-Channel Bidirectional Buffer
  • I2C Bus and SMBus Compatible
  • Operating Supply Voltage Range of 0.9 V to 5.5 V on A-side
  • Operating Supply Voltage Range of 2.7 V to 5.5 V on B-side
  • Voltage-Level Translation From 0.9 V - 5.5 V to 2.7 V - 5.5 V
  • Footprint and Functional Replacement for PCA9515B
  • Active-High Repeater-Enable Input
  • Open-Drain I2C I/O
  • 5.5-V Tolerant I2C and Enable Input Support Mixed-Mode Signal Operation
  • Accommodates Standard Mode and Fast Mode I2C Devices and Multiple Masters
  • High-Impedance I2C Pins When Powered-Off
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 5500 V Human-Body Model (A114-A)
    • 200 V Machine Model (A115-A)
    • 1000 V Charged-Device Model (C101)
  • Two-Channel Bidirectional Buffer
  • I2C Bus and SMBus Compatible
  • Operating Supply Voltage Range of 0.9 V to 5.5 V on A-side
  • Operating Supply Voltage Range of 2.7 V to 5.5 V on B-side
  • Voltage-Level Translation From 0.9 V - 5.5 V to 2.7 V - 5.5 V
  • Footprint and Functional Replacement for PCA9515B
  • Active-High Repeater-Enable Input
  • Open-Drain I2C I/O
  • 5.5-V Tolerant I2C and Enable Input Support Mixed-Mode Signal Operation
  • Accommodates Standard Mode and Fast Mode I2C Devices and Multiple Masters
  • High-Impedance I2C Pins When Powered-Off
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 5500 V Human-Body Model (A114-A)
    • 200 V Machine Model (A115-A)
    • 1000 V Charged-Device Model (C101)

The TCA9517 is a bidirectional buffer with level shifting capabilities for I2C and SMBus systems. It provides bidirectional voltage-level translation (up-translation/down-translation) between low voltages (down to 0.9 V) and higher voltages (2.7 V to 5.5 V) in mixed-mode applications. This device enables I2C and SMBus systems to be extended without degradation of performance, even during level shifting.

The TCA9517 buffers both the serial data (SDA) and the serial clock (SCL) signals on the I2C bus, thus allowing two buses of up to 400-pF bus capacitance to be connected in an I2C application.

The TCA9517 has two types of drivers: A-side drivers and B-side drivers. All inputs and I/Os are over-voltage tolerant to 5.5 V, even when the device is unpowered (VCCB and/or VCCA = 0 V).

The type of buffer design on the B-side prevents it from being used in series with devices which use static voltage offset. This is because these devices do not recognize buffered low signals as a valid low and do not propagate it as a buffered low again.

The B-side drivers operate from 2.7 V to 5.5 V. The output low level for this internal buffer is approximately 0.5 V, but the input voltage must be 70 mV or more below the output low level when the output internally is driven low. The higher-voltage low signal is called a buffered low. When the B-side I/O is driven low internally, the low is not recognized as a low by the input. This feature prevents a lockup condition from occurring when the input low condition is released.

The A-side drivers operate from 0.9 V to 5.5 V and drive more current. They do not require the buffered low feature (or the static offset voltage). This means that a low signal on the B-side translates to a nearly 0 V low on the A-side, which accommodates smaller voltage swings of lower-voltage logic. The output pulldown on the A-side drives a hard low, and the input level is set at 0.3 × VCCA to accommodate the need for a lower low level in systems where the low-voltage-side supply voltage is as low as 0.9 V.

The A-side of two or more TCA9517 s can be connected together, allowing many topographies (See Figure 8 and Figure 9 ), with the A-side as the common bus. Also, the A-side can be connected directly to any other buffer with static- or dynamic-offset voltage. Multiple TCA9517 s can be connected in series, A-side to B-side, with no buildup in offset voltage and with only time-of-flight delays to consider. The TCA9517 cannot be connected B-side to B-side, because of the buffered low voltage from the B-side. The B-side cannot be connected to a device with rise time accelerators.

VCCA is only used to provide the 0.3 × VCCA reference to the A-side input comparators and for the power-good-detect circuit. The TCA9517 logic and all I/Os are powered by the VCCB pin.

As with the standard I2C system, pullup resistors are required to provide the logic-high levels on the buffered bus. The TCA9517 has standard open-drain configuration of the I2C bus. The size of these pullup resistors depends on the system, but each side of the repeater must have a pullup resistor. The device is designed to work with Standard mode and Fast mode I2C devices in addition to SMBus devices. Standard mode I2C devices only specify 3 mA in a generic I2C system, where Standard mode devices and multiple masters are possible. Under certain conditions, higher termination currents can be used.

The TCA9517 is a bidirectional buffer with level shifting capabilities for I2C and SMBus systems. It provides bidirectional voltage-level translation (up-translation/down-translation) between low voltages (down to 0.9 V) and higher voltages (2.7 V to 5.5 V) in mixed-mode applications. This device enables I2C and SMBus systems to be extended without degradation of performance, even during level shifting.

The TCA9517 buffers both the serial data (SDA) and the serial clock (SCL) signals on the I2C bus, thus allowing two buses of up to 400-pF bus capacitance to be connected in an I2C application.

The TCA9517 has two types of drivers: A-side drivers and B-side drivers. All inputs and I/Os are over-voltage tolerant to 5.5 V, even when the device is unpowered (VCCB and/or VCCA = 0 V).

The type of buffer design on the B-side prevents it from being used in series with devices which use static voltage offset. This is because these devices do not recognize buffered low signals as a valid low and do not propagate it as a buffered low again.

The B-side drivers operate from 2.7 V to 5.5 V. The output low level for this internal buffer is approximately 0.5 V, but the input voltage must be 70 mV or more below the output low level when the output internally is driven low. The higher-voltage low signal is called a buffered low. When the B-side I/O is driven low internally, the low is not recognized as a low by the input. This feature prevents a lockup condition from occurring when the input low condition is released.

The A-side drivers operate from 0.9 V to 5.5 V and drive more current. They do not require the buffered low feature (or the static offset voltage). This means that a low signal on the B-side translates to a nearly 0 V low on the A-side, which accommodates smaller voltage swings of lower-voltage logic. The output pulldown on the A-side drives a hard low, and the input level is set at 0.3 × VCCA to accommodate the need for a lower low level in systems where the low-voltage-side supply voltage is as low as 0.9 V.

The A-side of two or more TCA9517 s can be connected together, allowing many topographies (See Figure 8 and Figure 9 ), with the A-side as the common bus. Also, the A-side can be connected directly to any other buffer with static- or dynamic-offset voltage. Multiple TCA9517 s can be connected in series, A-side to B-side, with no buildup in offset voltage and with only time-of-flight delays to consider. The TCA9517 cannot be connected B-side to B-side, because of the buffered low voltage from the B-side. The B-side cannot be connected to a device with rise time accelerators.

VCCA is only used to provide the 0.3 × VCCA reference to the A-side input comparators and for the power-good-detect circuit. The TCA9517 logic and all I/Os are powered by the VCCB pin.

As with the standard I2C system, pullup resistors are required to provide the logic-high levels on the buffered bus. The TCA9517 has standard open-drain configuration of the I2C bus. The size of these pullup resistors depends on the system, but each side of the repeater must have a pullup resistor. The device is designed to work with Standard mode and Fast mode I2C devices in addition to SMBus devices. Standard mode I2C devices only specify 3 mA in a generic I2C system, where Standard mode devices and multiple masters are possible. Under certain conditions, higher termination currents can be used.

ダウンロード 字幕付きのビデオを表示 ビデオ

お客様が関心を持ちそうな類似品

open-in-new 代替品と比較
比較対象デバイスと同等の機能で、ピン互換製品
TCA9803 アクティブ 内部 3mA 電流源搭載、2 ビット・レベル変換 400kHz I2C/SMBus バッファ / リピータ This pin-to-pin device has improved performance (better signal integrity, faster rise times, slew rate control) and reduces external components required

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
9 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TCA9517 Level-Shifting I2C Bus Repeater データシート (Rev. D) PDF | HTML 2017年 7月 28日
アプリケーション・ノート I2C Dataline Handoff Delay PDF | HTML 2021年 7月 14日
アプリケーション・ノート Why, When, and How to use I2C Buffers 2018年 5月 23日
技術記事 Quick fixes to common I2C headaches PDF | HTML 2017年 4月 24日
アプリケーション・ノート Choosing the Correct I2C Device for New Designs PDF | HTML 2016年 9月 7日
セレクション・ガイド I2C Infographic Flyer 2015年 12月 3日
アプリケーション・ノート Understanding the I2C Bus PDF | HTML 2015年 6月 30日
アプリケーション・ノート Maximum Clock Frequency of I2C Bus Using Repeaters 2015年 5月 15日
アプリケーション・ノート I2C Bus Pull-Up Resistor Calculation PDF | HTML 2015年 2月 13日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

DS90UH981-Q1EVM — DS90UH981-Q1 DSI から FPD-Link IV へのブリッジ・シリアライザの評価基板

DS90Ux981-Q1EVM は、MIPI DSI から FPD-Link IV への変換シリアライザである DS90Ux981-Q1 を評価するための評価基板です。DS90Ux981-Q1 は、4K、30 ビット/ピクセル、60Hz を含め、UHD (超高品位) の解像度をサポートしています。2 ポートの MIPI DSI 入力は、MIPI DSI v1.3.1 や DPHY v1.2 との互換性があり、レーンあたり最大 2.5Gbps の速度に対応しています。FPD-Link インターフェイスは、FPD-Link IV モードでチャネルあたり最大 13.5Gbps (...)
評価ボード

DS90UH981-Q1MEVM — DS90UH981-Q1 DSI から FPD-Link IV へのブリッジ・シリアライザの評価基板

DS90Ux981-Q1MEVM は、MIPI DSI から FPD-Link IV への変換シリアライザである DS90Ux981-Q1 を評価するための評価基板です。DS90Ux981-Q1 は、4K、30 ビット/ピクセル、60Hz を含め、UHD (超高品位) の解像度をサポートしています。2 ポートの MIPI DSI 入力は、MIPI DSI v1.3.1 や DPHY v1.2 との互換性があり、レーンあたり最大 2.5Gbps の速度に対応しています。FPD-Link インターフェイスは、FPD-Link IV モードでチャネルあたり最大 13.5Gbps (...)
評価ボード

DS90UH983-Q1EVM — DS90UH983-Q1 DisplayPort から FPD-Link IV へのブリッジ・シリアライザの評価基板

DS90Ux983-Q1EVM は、DisplayPort から FPD-Link IV への変換シリアライザである DS90Ux983-Q1 を評価するための評価基板です。DS90Ux983-Q1 は、4K、30 ビット/ピクセル、60Hz を含め、UHD (超高品位) の解像度をサポートしています。DisplayPort 入力は、DisplayPort v1.4 との互換性があり、レーンあたり最大 8.1Gbps の速度に対応しています。FPD-Link インターフェイスは、FPD-Link IV モードでチャネルあたり最大 13.5Gbps の速度に、また、FPD-Link III (...)
評価ボード

DS90UH983-Q1MEVM — DS90UH983-Q1 DisplayPort から FPD-Link IV へのブリッジ・シリアライザの評価基板

DS90Ux983M-Q1EVM は、DisplayPort から FPD-Link IV への変換シリアライザである DS90Ux983-Q1 を評価するための評価基板です。DS90Ux983-Q1 は、4K、30 ビット/ピクセル、60Hz を含め、UHD (超高品位) の解像度をサポートしています。DisplayPort 入力は、DisplayPort v1.4 との互換性があり、レーンあたり最大 8.1Gbps の速度に対応しています。FPD-Link インターフェイスは、FPD-Link IV モードでチャネルあたり最大 13.5Gbps の速度に、また、FPD-Link III (...)
評価ボード

DS90UH984-Q1EVM — DS90UH984-Q1 FPD-Link IVから組込みDisplayPortブリッジへのデシリアライザの評価モジュール

DS90Ux984-Q1EVM は、FPD-Link IV から組込み DisplayPort への変換デシリアライザである DS90Ux984-Q1 を評価するための評価基板です。DS90Ux984-Q1 は、4K、30 ビット/ピクセル、60Hz を含め、UHD (超高品位) の解像度をサポートしています。出力の DP/eDP インターフェイスは、組込みの DisplayPort や DisplayPort v1.4 との互換性があり、レーンあたり最大 8.1Gbps の速度に対応しています。FPD-Link インターフェイスは、FPD-Link IV モードでチャネルあたり最大 (...)
評価ボード

DS90UH984-Q1MEVM — DS90UH984-Q1 FPD-Link IVから組込みDisplayPortブリッジへのデシリアライザの評価モジュール

DS90Ux984-Q1MEVM は、FPD-Link IV から組込み DisplayPort への変換デシリアライザである DS90Ux984-Q1 を評価するための評価基板です。DS90Ux984-Q1 は、4K、30 ビット/ピクセル、60Hz を含め、UHD (超高品位) の解像度をサポートしています。出力の DP/eDP インターフェイスは、組込みの DisplayPort や DisplayPort v1.4 との互換性があり、レーンあたり最大 8.1Gbps の速度に対応しています。FPD-Link インターフェイスは、FPD-Link IV モードでチャネルあたり最大 (...)
評価ボード

DS90UH988-Q1EVM — DS90UH988-Q1 FPD-Link IV から OpenLDI への変換デシリアライザの評価基板

DS90Ux988-Q1 は、DS90Ux988-Q1 FPD-Link IV から OLDI/RGB への接続を行うブリッジ デバイスの評価基板 (EVM) です。このデバイスは、FPD-Link IV モードの DS90Ux981-Q1 または DS90Ux983-Q1 の各シリアライザのような FPD-Link IV 対応シリアライザと連携します。あるいは、下位互換モードの DS90Ux925-Q1、DS90Ux927-Q1、DS90Ux929-Q1、DS90Ux941AS-Q1、DS90Ux949-Q1 などの FPD-Link III (...)
評価ボード

DS90UH988-Q1MEVM — DS90UH988-Q1 FPD-Link IV to OpenLDI deserializer evaluation module

DS90Ux988-Q1Mは、DS90Ux988-Q1 FPD-Link IV から OLDI/RGB ブリッジ・デバイスへの接続の 評価基板 (EVM) です。このデバイスは、FPD-Link IV モードの DS90Ux981-Q1 または DS90Ux983-Q1 の各シリアライザのような FPD-Link IV 対応シリアライザと連携します。また、下位互換モードの DS90Ux925-Q1、DS90Ux927-Q1、DS90Ux929-Q1、DS90Ux941AS-Q1、DS90Ux949-Q1 などの FPD-Link III (...)
シミュレーション・モデル

TCA9517 IBIS Model

SCPM024.ZIP (46 KB) - IBIS Model
設計ツール

I2C-DESIGNER — I2C designer tool

I2C Designer ツールを使用すると、I2C ベースの設計で、アドレッシング、電圧レベル、周波数に関する競合を迅速に解決できます。マスター入力とスレーブ入力に関する指定を行い、I2C ツリーを自動的に生成すること、またはカスタム・ソリューションを構築することができます。設計者の皆様はこのツールを使用すると、時間を節約できます。また、Ack (確認応答) の欠落に対するデバッグ、プルアップ抵抗の選定、I2C バス上での最大静電容量負荷の準拠に関するガイドラインを参照し、I2C 規格に準拠することもできます。
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
シミュレーション・ツール

TINA-TI — SPICE ベースのアナログ・シミュレーション・プログラム

TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft (...)

ユーザー ガイド: PDF
英語版 (Rev.A): PDF
リファレンス・デザイン

TIDA-00420 — ADC ベース、デジタル絶縁型、広い入力範囲、16 チャネル、AC/DC バイナリ入力のリファレンス・デザイン

このリファレンス・デザインは、コスト最適化済みかつスケーラビリティの高い ADC をベースとした AC/DC バイナリ入力モジュール (BIM) アーキテクチャと強化絶縁機能の組み合わせを示します。1 個の 10 ビットまたは 12 ビット SAR ADC の 16 チャネルを使用して、複数のバイナリ入力をセンスできます。複数のオペアンプは、チャネルあたりのコストを低く維持することに加え、各入力に対する最適なシグナル・コンディショニングを実現します。デジタル・アイソレータ (基本絶縁型または強化絶縁型) (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00972 — 堅牢な 2m 有線通信をサポートする ±2% 高精度湿度センシングのリファレンス・デザイン

The TIDA-00972 reference design provides a sensor module level solution for +/- 2% of accuracy and reliable Relative Humidity (RH) and +/- 0.2 °C accuracy temperature sensing. The sensor module utilizes TI’s digital humidity and temperature sensor HDC1080 together with integrated (...)
設計ガイド: PDF
回路図: PDF
リファレンス・デザイン

TIDA-00403 — TLV320AIC3268 miniDSP CODEC を使用する超音波距離測定リファレンス・デザイン

The TIDA-00403 reference design uses off-the-shelf EVMs for ultrasonic distance measurement solutions using algorithms within the TLV320AIC3268 miniDSP. In conjunction with TI’s PurePath Studio design suite, a robust and user configurable ultrasonic distance measurement system can be designed (...)
設計ガイド: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
SOIC (D) 8 オプションの表示
VSSOP (DGK) 8 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ