電源オフ、ハイ・インピーダンス機能搭載、2 ビット・レベル変換 400kHz I2C/SMBus バッファ / リピータ

トップ

製品の詳細

パラメータ

Features Buffer, Enable Pin Frequency (Max) (kHz) 400 VCCA (Min) (V) 0.9 VCCA (Max) (V) 5.5 VCCB (Min) (V) 2.7 VCCB (Max) (V) 5.5 Supply restrictions VCCA <= VCCB Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の I2C レベル・シフタ、バッファ、ハブ

パッケージ|ピン|サイズ

SOIC (D) 8 19 mm² 4.9 x 3.9 VSSOP (DGK) 8 15 mm² 3 x 4.9 open-in-new その他の I2C レベル・シフタ、バッファ、ハブ

特長

  • Two-Channel Bidirectional Buffer
  • I2C Bus and SMBus Compatible
  • Operating Supply Voltage Range of 0.9 V to 5.5 V on A-side
  • Operating Supply Voltage Range of 2.7 V to 5.5 V on B-side
  • Voltage-Level Translation From 0.9 V - 5.5 V to 2.7 V - 5.5 V
  • Footprint and Functional Replacement for PCA9515B
  • Active-High Repeater-Enable Input
  • Open-Drain I2C I/O
  • 5.5-V Tolerant I2C and Enable Input Support Mixed-Mode Signal Operation
  • Accommodates Standard Mode and Fast Mode I2C Devices and Multiple Masters
  • High-Impedance I2C Pins When Powered-Off
  • Latch-Up Performance Exceeds 100 mA Per JESD 78, Class II
  • ESD Protection Exceeds JESD 22
    • 5500 V Human-Body Model (A114-A)
    • 200 V Machine Model (A115-A)
    • 1000 V Charged-Device Model (C101)
open-in-new その他の I2C レベル・シフタ、バッファ、ハブ

概要

The TCA9517 is a bidirectional buffer with level shifting capabilities for I2C and SMBus systems. It provides bidirectional voltage-level translation (up-translation/down-translation) between low voltages (down to 0.9 V) and higher voltages (2.7 V to 5.5 V) in mixed-mode applications. This device enables I2C and SMBus systems to be extended without degradation of performance, even during level shifting.

The TCA9517 buffers both the serial data (SDA) and the serial clock (SCL) signals on the I2C bus, thus allowing two buses of up to 400-pF bus capacitance to be connected in an I2C application.

The TCA9517 has two types of drivers: A-side drivers and B-side drivers. All inputs and I/Os are over-voltage tolerant to 5.5 V, even when the device is unpowered (VCCB and/or VCCA = 0 V).

The type of buffer design on the B-side prevents it from being used in series with devices which use static voltage offset. This is because these devices do not recognize buffered low signals as a valid low and do not propagate it as a buffered low again.

The B-side drivers operate from 2.7 V to 5.5 V. The output low level for this internal buffer is approximately 0.5 V, but the input voltage must be 70 mV or more below the output low level when the output internally is driven low. The higher-voltage low signal is called a buffered low. When the B-side I/O is driven low internally, the low is not recognized as a low by the input. This feature prevents a lockup condition from occurring when the input low condition is released.

The A-side drivers operate from 0.9 V to 5.5 V and drive more current. They do not require the buffered low feature (or the static offset voltage). This means that a low signal on the B-side translates to a nearly 0 V low on the A-side, which accommodates smaller voltage swings of lower-voltage logic. The output pulldown on the A-side drives a hard low, and the input level is set at 0.3 × VCCA to accommodate the need for a lower low level in systems where the low-voltage-side supply voltage is as low as 0.9 V.

The A-side of two or more TCA9517 s can be connected together, allowing many topographies (See Figure 8 and Figure 9 ), with the A-side as the common bus. Also, the A-side can be connected directly to any other buffer with static- or dynamic-offset voltage. Multiple TCA9517 s can be connected in series, A-side to B-side, with no buildup in offset voltage and with only time-of-flight delays to consider. The TCA9517 cannot be connected B-side to B-side, because of the buffered low voltage from the B-side. The B-side cannot be connected to a device with rise time accelerators.

VCCA is only used to provide the 0.3 × VCCA reference to the A-side input comparators and for the power-good-detect circuit. The TCA9517 logic and all I/Os are powered by the VCCB pin.

As with the standard I2C system, pullup resistors are required to provide the logic-high levels on the buffered bus. The TCA9517 has standard open-drain configuration of the I2C bus. The size of these pullup resistors depends on the system, but each side of the repeater must have a pullup resistor. The device is designed to work with Standard mode and Fast mode I2C devices in addition to SMBus devices. Standard mode I2C devices only specify 3 mA in a generic I2C system, where Standard mode devices and multiple masters are possible. Under certain conditions, higher termination currents can be used.

open-in-new その他の I2C レベル・シフタ、バッファ、ハブ
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
比較対象デバイスと同等の機能で、ピン互換製品。
TCA9803 アクティブ 内部 3mA 電流源搭載、2 ビット・レベル変換 400kHz I2C/SMBus バッファ / リピータ This pin-to-pin device has improved performance (better signal integrity, faster rise times, slew rate control) and reduces external components required

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 9
種類 タイトル 英語版のダウンロード 日付
* データシート TCA9517 Level-Shifting I2C Bus Repeater データシート (Rev. D) 2017年 7月 28日
アプリケーション・ノート I2C Dataline Hand-Off Glitch 2021年 7月 14日
アプリケーション・ノート Why, When, and How to use I2C Buffers 2018年 5月 23日
技術記事 Quick fixes to common I2C headaches 2017年 4月 24日
アプリケーション・ノート AR without a name 2016年 9月 7日
セレクション・ガイド I2C Infographic Flyer 2015年 12月 3日
アプリケーション・ノート Understanding the I2C Bus 2015年 6月 30日
アプリケーション・ノート Maximum Allowed Frequency on I2C Bus Using Repeaters 2015年 5月 15日
アプリケーション・ノート I2C Bus Pull-Up Resistor Calculation 2015年 2月 13日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SCPM024.ZIP (46 KB) - IBIS Model
シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析
シミュレーション・ツール ダウンロード
SPICE ベースのアナログ・シミュレーション・プログラム
TINA-TI TINA-TI は、DC 解析、過渡解析、周波数ドメイン解析など、SPICE の標準的な機能すべてを搭載しています。TINA には多彩な後処理機能があり、結果を必要なフォーマットにすることができます。仮想計測機能を使用すると、入力波形を選択し、回路ノードの電圧や波形を仮想的に測定することができます。TINA の回路キャプチャ機能は非常に直観的であり、「クイックスタート」を実現できます。

TINA-TI をインストールするには、約 500MB が必要です。インストールは簡単です。必要に応じてアンインストールも可能です。(そのようなことはないと思いますが)

TINA は DesignSoft の製品であり、TI (テキサス・インスツルメンツ) 専用です。無償バージョンはフル機能ですが、フル・バージョンの TINA のすべての機能をサポートしているわけではありません。

使用可能な TINA-TI モデルの詳細なリストは、次の場所をご覧ください。SpiceRack -- 包括的なリスト 

設計の支援として、HSpice モデルが必要な場合:TI の HSpice モデル・コレクションは、こちらで見つかります。

設計ツール ダウンロード
I2C designer tool
I2C-DESIGNER — I2C Designer ツールを使用すると、I2C ベースの設計で、アドレッシング、電圧レベル、周波数に関する競合を迅速に解決できます。マスター入力とスレーブ入力に関する指定を行い、I2C ツリーを自動的に生成すること、またはカスタム・ソリューションを構築することができます。設計者の皆様はこのツールを使用すると、時間を節約できます。また、Ack (確認応答) の欠落に対するデバッグ、プルアップ抵抗の選定、I2C バス上での最大静電容量負荷の準拠に関するガイドラインを参照し、I2C 規格に準拠することもできます。
特長
  • GUI ベースの Web アプリケーション
  • エクスポート可能な設計
  • JSON ファイル・アップローダー
  • 部品表 (BOM) 生成機能

リファレンス・デザイン

リファレンス・デザイン ダウンロード
ADC ベース、デジタル絶縁型、広い入力範囲、16 チャネル、AC/DC バイナリ入力のリファレンス・デザイン
TIDA-00420 このリファレンス・デザインは、コスト最適化済みかつスケーラビリティの高い ADC をベースとした AC/DC バイナリ入力モジュール (BIM) アーキテクチャと強化絶縁機能の組み合わせを示します。1 個の 10 ビットまたは 12 ビット SAR ADC の 16 チャネルを使用して、複数のバイナリ入力をセンスできます。複数のオペアンプは、チャネルあたりのコストを低く維持することに加え、各入力に対する最適なシグナル・コンディショニングを実現します。デジタル・アイソレータ (基本絶縁型または強化絶縁型) を使用して、ホスト・マイコンまたはプロセッサ相互を絶縁しています。診断の目的で、温度、湿度、磁界を測定する手段も利用できます。強化絶縁型 DC/DC 電源の出力は構成可能であり、バイナリ・モジュールが必要とする電源電圧を供給します。
document-generic 回路
リファレンス・デザイン ダウンロード
堅牢な 2m 有線通信をサポートする ±2% 高精度湿度センシングのリファレンス・デザイン
TIDA-00972 — The TIDA-00972 reference design provides a sensor module level solution for +/- 2% of accuracy and reliable Relative Humidity (RH) and +/- 0.2 °C accuracy temperature sensing. The sensor module utilizes TI’s digital humidity and temperature sensor HDC1080 together with integrated (...)
document-generic 回路
リファレンス・デザイン ダウンロード
TLV320AIC3268 miniDSP CODEC を使用する超音波距離測定リファレンス・デザイン
TIDA-00403 The TIDA-00403 reference design uses off-the-shelf EVMs for ultrasonic distance measurement solutions using algorithms within the TLV320AIC3268 miniDSP. In conjunction with TI’s PurePath Studio design suite, a robust and user configurable ultrasonic distance measurement system can be designed (...)
document-generic 回路

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
SOIC (D) 8 オプションの表示
VSSOP (DGK) 8 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ