トップ

製品の詳細

パラメータ

詳細を表示できません。製品の データシートを参照してください。

特長

  • Eight TMS320C66x DSP Core Subsystems (C66x CorePacs), Each With
    • 1.0 GHz or 1.2 GHz C66x Fixed- and Floating-Point DSP Core
      • 38.4 GMacs/Core for Fixed Point @ 1.2 GHz
      • 19.2 GFlops/Core for Floating Point @ 1.2 GHz
    • Memory
      • 32-KB L1P Per CorePac
      • 32-KB L1D Per CorePac
      • 1024-KB Local L2 Per CorePac
  • ARM CorePac
    • Four ARM® Cortex®-A15 MPCore™ Processors at up to 1.4 GHz
    • 4MB of L2 Cache Memory Shared by Four ARM Cores
    • Full Implementation of ARMv7-A Architecture Instruction Set
    • 32-KB L1 Instruction and Data Caches per Core
    • AMBA 4.0 AXI Coherency Extension (ACE) Master Port, Connected to MSMC for Low-Latency Access to Shared MSMC SRAM
  • Multicore Shared Memory Controller (MSMC)
    • 6MB of MSM SRAM Memory Shared by Eight DSP CorePacs and One ARM CorePac
    • Memory Protection Unit (MPU) for Both MSM SRAM and DDR3_EMIF
  • Hardware Coprocessors
    • Four Turbo Decoders
      • Supports WCDMA/HSPA/HSPA+/TD-SCDMA, LTE, LTE-A, and WiMAX
      • Supports up to 530 Mbps for LTE at Block Size 6144, 8 Iterations and up to 400 Mbps for WCDMA at Block Size 5114, 8 Iterations
      • Low DSP Overhead – Hardware Interleaver Table Generation and CRC Check
    • Eight Viterbi Decoders
      • Supports up to 96 Mbps (Length 9, Rate 1/2, Block Size 6000)
    • Four WCDMA Receive Acceleration Coprocessors
      • Supports up to 8192 Correlators
    • WCDMA Transmit Acceleration Coprocessor
      • Supports up to 2304 Spreaders
    • Six Fast Fourier Transform (FFT) Coprocessors
      • Support up to 600 Mscps/FFTC at FFT Size 1024
    • Bit Rate Coprocessor
      • WCDMA/HSPA+, TD-SCDMA, LTE, LTE-A, and WiMAX Uplink and Downlink Bit Processing
      • Includes Encoding, Rate Matching/Dematching, Segmentation, Multiplexing, and More
      • Supports up to DL 1525 Mbps and UL 1030 (on-chip) or 680 (DDR3) Mbsp for LTE and DL 784 Mbps and UL 395 Mbsp for WCDMA/TD-SCDMA
  • Multicore Navigator
    • 16k Multipurpose Hardware Queues With Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Network Coprocessor
    • Packet Accelerator Enables Support for
      • Transport Plane IPsec, GTP-U, SCTP, PDCP
      • L2 User Plane PDCP (RoHC, Air Ciphering)
      • 1-Gbps Wire Speed Throughput at 1.5 MPackets Per Second
    • Security Accelerator Engine Enables Support for
      • IPSec, SRTP, 3GPP, and WiMAX Air Interface, and SSL/TLS Security
      • ECB, CBC, CTR, F8, A5/3, CCM, GCM, HMAC, CMAC, GMAC, AES, DES, 3DES, Kasumi, SNOW 3G, SHA-1, SHA-2 (256-Bit Hash), MD5
      • Up to 2.4 Gbps IPSec and 2.4 Gbps Air Ciphering
    • Ethernet Subsystem
      • Five-Port Switch (Four SGMII Ports)
  • Sixteen Rake/Search Accelerators (RSA) for
    • Chip Rate Processing for WCDMA Rel’99, HSDPA, and HSDPA+
    • Reed-Muller Decoding
  • Peripherals
    • Six-Lane SerDes-Based Antenna Interface (AIF2)
      • Operating at up to 6.144 Gbps
      • Compliant With OBSAI RP3 and CPRI Standards for 3G and 4G (WCDMA, LTE TDD, LTE FDD, TD-SCDMA, and WiMAX)
    • Four Lanes of SRIO 2.1
      • Supports up to 5 GBaud, Direct I/O, Message Passing
    • Two Lanes PCIe Gen2
      • Supports up to 5 GBaud
    • Two HyperLinks
      • Supports Connections to Other KeyStone™ Architecture Devices Providing Resource Scalability
      • Supports up to 50 GBaud
    • 10-Gigabit Ethernet (10-GbE) Switch Subsystem
      • Two XFI Ports
      • IEEE 1588 Support
    • Five Enhanced Direct Memory Access (EDMA) Modules
    • Two 72-Bit DDR3/DDR3L Interfaces With Speeds up to 1600 MHz
    • EMIF16 Interface
    • USB 3.0
    • USIM Interface
    • Two UART Interfaces
    • Three I2C Interfaces
    • 32 GPIO Pins
    • Three SPI Interfaces
    • Semaphore Module
    • Twenty 64-Bit Timers
    • Five On-Chip Phase-Locked Loops (PLLs)
  • Commercial Case Temperature:
    • 0ºC to 100ºC
  • Extended Case Temperature:
    • –40ºC to 100ºC

All trademarks are the property of their respective owners.

open-in-new その他の C6000 浮動小数点 DSP

概要

The TCI6638K2K Communications Infrastructure KeyStone SoC is a member of the C66x family based on TI’s new KeyStone II Multicore SoC Architecture designed specifically for high-performance wireless infrastructure applications. The TCI6638K2K provides a very high-performance macro base station platform for developing all wireless standards, including WCDMA/HSPA/HSPA+, TD-SCDMA, GSM, TDD-LTE, FDD-LTE, and WiMAX.

TI’s KeyStone II Architecture provides a programmable platform integrating various subsystems (ARM CorePac, C66x CorePacs, IP network, radio layers 1, 2, and 3, and transport processing) and uses a queue-based communication system that allows the SoC resources to operate efficiently and seamlessly. This unique SoC architecture also includes a TeraNet switch that enables the wide mix of system elements, from programmable cores to dedicated coprocessors and high-speed I/O, to each operate at maximum efficiency with no blocking or stalling.

The addition of the ARM CorePac in the TCI6638K2K enables the ability for layer 2 and layer 3 processing on-chip. Operations such as Traffic Control, Local O&M, NBAP/FP termination, and SCTP processing can all be performed with the Cortex-A15 processor.

TI’s new C66x core launches a new era of DSP technology by combining fixed-point and floating-point computational capability in the processor without sacrificing speed, size, or power consumption. The raw computational performance is an industry-leading 38.4 GMACS/core and 19.2 Gflops/core (@ 1.2 GHz operating frequency). The C66x is also 100% backward compatible with software for C64x+ devices. The C66x CorePac incorporates 90 new instructions targeted for floating point (FPi) and vector math-oriented (VPi) processing. These enhancements yield tremendous performance improvements in multi-antenna 4.8G signal processing for algorithms like MIMO and beamforming.

The TCI6638K2K contains many wireless base station coprocessors to offload the bulk of the processing demands of layer 1 and layer 2 base station processing. This keeps the cores free for receiver algorithms and other differentiating functions. The SoC contains multiple copies of key coprocessors such as the FFTC and TCP3d. A key coprocessor for enabling high data rates is the Bit Rate Coprocessor (BCP), which handles the entire downlink bit-processing chain and much of the receive bit processing. The architectural elements of the SoC (Multicore Navigator) ensure that all the bits are processed without any CPU intervention or overhead, allowing the system to make optimal use of its resources.

TI’s scalable multicore SoC architecture solutions provide developers with a range of software-compatible and hardware-compatible devices to minimize development time and maximize reuse across all base station platforms from Femto to Macro.

The TCI6638K2K device has a complete set of development tools that includes: a C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

open-in-new その他の C6000 浮動小数点 DSP
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 58
種類 タイトル 英語版のダウンロード 日付
* データシート TCI6638K2K Multicore DSP+ARM® KeyStone II System-on-Chip (SoC) データシート 2017年 10月 6日
* エラッタ TCI6638K2K Multicore DSP+ARM KeyStone II SOC Silicon Errata (1.0, 1.1, 2.0, 3.0) 2017年 5月 16日
アプリケーション・ノート KeystoneII Boot Examples 2019年 6月 4日
アプリケーション・ノート KeyStone II DDR3 interface bring-up 2019年 3月 7日
アプリケーション・ノート DDR3 Design Requirements for KeyStone Devices 2018年 1月 23日
ユーザー・ガイド USB 3.0 User Guide for KeyStone II Devices 2017年 8月 21日
アプリケーション・ノート Thermal Design Guide for DSP and ARM Application Processors 2017年 8月 14日
ユーザー・ガイド Phase-Locked Loop (PLL) for KeyStone Devices User's Guide 2017年 7月 26日
ユーザー・ガイド Serializer/Deserializer (SerDes) for KeyStone II Devices User Guide 2016年 7月 27日
アプリケーション・ノート Power Management of K2L Device 2016年 7月 15日
アプリケーション・ノート SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
技術記事 Accelerating the Fast Fourier Transform (FFT/iFFT) by 10x and more 2016年 3月 2日
アプリケーション・ノート Throughput Performance Guide for C66x KeyStone Devices 2015年 12月 22日
ホワイト・ペーパー Optimizing Modern Radar Systems using Low- Latency, High-Performance FFT Coproce 2015年 12月 17日
アプリケーション・ノート Keystone II DDR3 Debug Guide 2015年 10月 16日
アプリケーション・ノート KeyStone I-to-KeyStone II Migration Guide 2015年 7月 30日
ユーザー・ガイド Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide 2015年 5月 6日
ユーザー・ガイド Bit Rate Coprocessor (BCP) for KeyStone Devices User's Guide 2015年 4月 27日
ユーザー・ガイド Multicore Navigator (CPPI) for KeyStone Architecture User's Guide 2015年 4月 9日
ユーザー・ガイド DDR3 Memory Controller for KeyStone II Devices User's Guide 2015年 3月 27日
ユーザー・ガイド Fast Fourier Transform Coprocessor (FFTC) for KeyStone II Devices User's Guide 2015年 2月 11日
ユーザー・ガイド Antenna Interface 2 (AIF2) User Guide for KeyStone II Devices 2015年 2月 6日
アプリケーション・ノート Keystone II DDR3 Initialization 2015年 1月 26日
ユーザー・ガイド Power Sleep Controller (PSC) for KeyStone Devices User's Guide 2014年 9月 4日
ユーザー・ガイド Serial RapidIO (SRIO) for KeyStone Devices User's Guide 2014年 9月 3日
アプリケーション・ノート Hardware Design Guide for KeyStone II Devices 2014年 3月 24日
アプリケーション・ノート Ethernet Packet Transfer Via FastC&M over AIF2 Application Report 2013年 12月 6日
ユーザー・ガイド PCI Express (PCIe) for KeyStone Devices User's Guide 2013年 9月 30日
ユーザー・ガイド Debug and Trace for KeyStone II Devices User's Guide 2013年 7月 26日
ユーザー・ガイド ARM Bootloader User Guide for KeyStone II Devices 2013年 7月 21日
ユーザー・ガイド Bootloader for KeyStone Architecture User's Guide 2013年 7月 15日
ユーザー・ガイド Gigabit Ethernet Switch Subsystem for KeyStone Devices User's Guide 2013年 7月 3日
ユーザー・ガイド C66x CorePac User's Guide 2013年 6月 28日
ユーザー・ガイド Memory Protection Unit (MPU) for KeyStone Devices User's Guide 2013年 6月 28日
ユーザー・ガイド HyperLink for KeyStone Devices User's Guide 2013年 5月 28日
ユーザー・ガイド Gigabit Ethernet Switch Subsystem (10 GB) User Guide for KeyStone II Devices 2013年 2月 8日
ユーザー・ガイド Security Accelerator (SA) for KeyStone Devices User's Guide 2013年 2月 5日
ユーザー・ガイド Multicore Shared Memory Controller (MSMC) User Guide for KeyStone II Devices 2012年 11月 12日
ユーザー・ガイド ARM CorePac User Guide for KeyStone II Devices 2012年 10月 31日
アプリケーション・ノート Multicore Programming Guide 2012年 8月 29日
ユーザー・ガイド Packet Accelerator (PA) for KeyStone Devices User's Guide 2012年 7月 11日
ユーザー・ガイド Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide 2012年 3月 30日
ユーザー・ガイド Interrupt Controller (INTC) for KeyStone Devices User's Guide 2012年 3月 27日
ユーザー・ガイド 64-Bit Timer (Timer64) for KeyStone Devices User's Guide 2012年 3月 22日
アプリケーション・ノート PCIe Use Cases for KeyStone Devices 2011年 12月 13日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド Inter-Integrated Circuit (I2C) User's Guide for the C66x DSP 2011年 9月 2日
ユーザー・ガイド Viterbi-Decoder Coprocessor 2 (VCP2) for KeyStone Devices User's Guide 2011年 6月 10日
ユーザー・ガイド External Memory Interface (EMIF16) for KeyStone Devices User's Guide 2011年 5月 24日
ホワイト・ペーパー Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
ユーザー・ガイド TMS320C649x DSP Turbo Decoder Coprocessor 3 (TCP3D) Peripheral User's Guide 2010年 11月 18日
ユーザー・ガイド C66x DSP Cache User's Guide 2010年 11月 9日
アプリケーション・ノート Clocking Design Guide for KeyStone Devices 2010年 11月 9日
ユーザー・ガイド DRx52x Inter-Integrated Circuit (I2C) Reference Guide 2010年 11月 9日
ユーザー・ガイド General-Purpose Input/Output (GPIO) User's Guide for the C66x DSP 2010年 11月 9日
アプリケーション・ノート Optimizing Loops on the C66x DSP 2010年 11月 9日
ユーザー・ガイド TMS320C649x DSP Universal Asynchronous Receiver/Transmitter (UART) User’s Guide 2010年 11月 9日
ユーザー・ガイド Network Coprocessor for KeyStone Devices User's Guide 2010年 11月 2日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
1765
概要

The TCI6638K2K Evaluation Module (EVM) with double wide AMC form-factor enables developers to immediately start evaluating TCI6638K2K processor and begin building application around it especially those demanding high-performance computation like telecom infrastructures, wireless standards including (...)

特長
  • 8 TMS320C66x DSP CorePacs @ 1GHz and 1.2GHz
  • 4 ARM Cortex A15 CorePacs @ 1GHz and 1.2GHz

ソフトウェア開発

アプリケーション・ソフトウェアとフレームワーク ダウンロード
Azcom LTE スタック
Azcom Technology からの提供 — Azcom Technology, head quartered in Milan, Italy, is amongst the leading players in advanced wireless communications for the past two decades.

Azcom provides a wide range of solutions and services for TI TCI6638K2K, and TCI6630K2L platforms. Solutions include carrier grade PHY and Layer 2/3 stack for (...)
アプリケーション・ソフトウェアとフレームワーク ダウンロード
CommAgility スモール・セル・スタック
CommAgility からの提供 CommAgility は、4G と 5G のモバイル・ネットワークと関連アプリケーション向けの組込み信号処理モジュール、RF モジュール、および LTE PHY / スタック・ソフトウェアを専門とし、高い評価を受けている世界トップ・レベルのデペロッパーです。TI の製品とテクノロジーは、ワイヤレス・ベースバンド、プライベートおよび特化型ネットワーク、衛星通信、レーダーおよび電子戦などの分野で、最も厳しい条件が要求されるリアルタイム信号処理、テストおよび制御アプリケーションで使用されます。

最新の DSP、FPGA、RF 技術を設計し、コンパクトで優れた性能と信頼性を持つ製品に統合して、それらの製品を業界をリードする LTE ソフトウェアと組み合わせます。CommAgility は LTE で、特に新しいアプリケーション分野の標準への適合に関して、幅広い経験があります。顧客の技術的なニーズに対応し、開発を通して大量生産に移行するために顧客をサポートするために、非常にフレキシブルに対応して、主要な顧客と密接に協力します。

CommAgility は Wireless Telecom Group の一部です。高度な RF とマイクロ波の部品、モジュール、システム、およびインストルメントの開発と製造に携わるグローバルなリーディング企業です。

CommAgility の詳細は、 https://www.commagility.com でご確認ください。

ソリューション:

CommAgility は、最新の テキサス・インスツルメンツ DSP SoC および Xilinx FPGA や、RF インターフェイス・カードをベースにしたハードウェアの幅広いオプションを提供しています。当社の製品には、統合型のフレキシブルな広帯域 RF トランシーバ・チャネルなど、AMC フォーム・ファクタの高性能処理カードが含まれています。さらに、コンパクトな OpenVPX フォーム・ファクタで、苛酷な環境に適した、高性能 Arm、DSP、および FPGA ベースの処理モジュールも提供します。

2015 年に SDR のパイオニアである MIMOon GmbH を買収してから、CommAgility は市場をリードする LTE の eNodeB および UE の物理層とプロトコル・スタック・ソフトウェア・ソリューションを LTE 製品デベロッパーに提供しています。ソフトウェアは、ライセンスを単独に入手するか、統合ソフトウェア / ハードウェア基板レベルのソリューションを入手できます。

CommAgility (...)

IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
C6000 コード生成ツール:コンパイラ
C6000-CGT — TI C6000 C/C++ コンパイラ / アセンブリ言語ツールは C66x マルチコア、C674x、C64x+ シングルコア・デジタル・シグナル・プロセッサなどの TI C6000 デジタル・シグナル・プロセッサ・プラットフォーム向けアプリケーションの開発をサポートしています。
特長
  • v8.3.0 以降の C6000 コード生成ツールで使用可能:
    • C++14 規格 ISO/IEC 14882:2014 のサポート(C++03 はサポート対象外)
  • リリース v8.2.0 以降の C6000 コード生成ツールで使用可能:
    • 浮動小数点から unsigned char(符号なし文字型)または unsigned short(符号なし短整数型)への変換により、RTS ライブラリ呼び出しを生成
    • OpenCL-C ベクタ型性能の改善
  • リリース v8.1.0 以降の C6000 コード生成ツールで使用可能:
    • OpenCL-C カーネルのコンパイルの際にコンパイル時間とメモリ使用量を節減

TI コンパイラのサポート

TI E2E™ コミュニティでは TI コンパイラへのサポートを提供しています。
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
マルチコア・プロセッサ Code Composer Studio(CCStudio)統合開発環境(IDE)
CCSTUDIO-KEYSTONE

Download the latest version of Code Composer Studio

Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM576A.ZIP (18 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM577A.ZIP (19 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM587.ZIP (2384 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM659A.ZIP (163 KB) - Power Model
シミュレーション・モデル ダウンロード
SPRM743.ZIP (265889 KB) - IBIS-AMI Model
回路図 ダウンロード
SPRR186.ZIP (3 KB)
回路図 ダウンロード
SPRR187.ZIP (116 KB)

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
(AAW) 1517 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ