TLK105L、TLK106L 産業用温度センサ、シングル・ポート 10/100Mbs イーサネット物理レイヤ

TLK105L は新規設計での使用を推奨しません。
この製品は、これまでにご購入されたお客様をサポートする目的のために提供しています。以下の代替品をご検討ください。
類似しているが機能が同等ではない比較製品
DP83822IF アクティブ ファイバ・サポート、16kV ESD に対処、低消費電力、高い信頼性、10/100Mbps イーサネット PHY トランシーバ The DP83822IF device is a pin-compatible upgrade of the TLK105 with fiber support.
トップ

製品の詳細

パラメータ

詳細を表示できません。製品の データシートを参照してください。

特長

  • Low-Power Consumption:
    • Single Supply: <205 mW PHY, 275 mW With Center Tap (Typical)
    • Dual Supplies: <126 mW PHY, 200 mW With Center Tap (Typical)
  • Programmable Power Back Off to Reduce PHY Power up to 20% in Systems With Shorter Cables
  • IEEE 1588 SFD Indication Enables Time Stamping by a Controller or Processor
  • Low Deterministic Latency Supports IEEE1588 Implementation
  • Cable Diagnostics
  • Programmable Fast Link Down Modes, <10 µs Reaction Time
  • Variable I/O voltage range: 3.3V, 2.5V, 1.8V
  • MAC Interface I/O voltage range:
    • MII I/O voltage range: 3.3V, 2.5V, 1.8V
    • RMII I/O voltage range: 3.3V, 2.5V
  • Fixed TX Clock to XI, With Programmable Phase Shift
  • Auto-MDIX for 10/100Mbs
  • Energy Detection Mode
  • MII and RMII Capabilities
  • IEEE 802.3u MII
  • Error-Free 100Base-T Operation up to 150 Meters Under Typical Conditions
  • Error-Free 10Base-T Operation up to 300 Meters Under Typical Conditions
  • Serial Management Interface
  • IEEE 802.3u Auto-Negotiation and Parallel Detection
  • IEEE 802.3u ENDEC, 10Base-T Transceivers and Filters
  • IEEE 802.3u PCS, 100Base-TX Transceivers
  • Integrated ANSI X3.263 Compliant TP-PMD Physical Sublayer with Adaptive Equalization and Baseline Wander Compensation
  • Programmable LED Support Link, Activity
  • 10/100Mbs Packet BIST (Built in Self Test)
  • HBM ESD Protection on RD± and TD± of 16 kV
  • 32-pin VQFN (5 mm) × (5 mm)

All trademarks are the property of their respective owners.

open-in-new その他の イーサネット PHYs

概要

The TLK10xL is a single-port Ethernet PHY for 10Base-T and 100Base TX signaling, integrating all the physical-layer functions needed to transmit and receive data on standard twisted-pair cables. The device supports the standard Media Independent Interface (MII) and Reduced Media Independent Interface (RMII) for direct connection to a Media Access Controller (MAC).

The device is designed for power-supply flexibility, and can operate with a single 3.3-V power supply or with combinations of 3.3-V and 1.55-V power supplies for reduced power operation.

The TLK10xL uses mixed-signal processing to perform equalization, data recovery, and error correction to achieve robust operation over CAT 5 twisted-pair wiring. The TLK10xL not only meets the requirements of IEEE 802.3, but maintains high margins in terms of cross-talk and alien noise.

The TLK10xL Ethernet PHY has a special Power Back Off mode to conserve power in systems with relatively short cables. This mode provides the flexibility to reduce system power when the system is not required to drive the standard IEEE 802.3 100-m cable length, or the extended 150m, error-free cable reach of the TLK10xL. For more detail, see application note SLLA328.

open-in-new その他の イーサネット PHYs
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 6
種類 タイトル 英語版のダウンロード 日付
* データシート TLK10xL Industrial Temp, Single Port 10/100Mbs Ethernet Physical Layer Transceiver データシート 2016年 4月 27日
アプリケーション・ノート Selection and Specification of Crystals for Texas Instruments Ethernet Devices 2019年 2月 6日
ユーザー・ガイド TLK10xLCusSeldEVM User Guide 2014年 7月 2日
ユーザー・ガイド TLK110_Software_GUI_user_manual_rev_1.1.docx 2013年 8月 15日
ユーザー・ガイド TLK105/6L EVM 2013年 8月 12日
アプリケーション・ノート TLK1XX Design & Layout Guide 2012年 8月 15日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

サンプル・コードとデモ ダウンロード
SLLC438.ZIP (7062 KB)
ドライバとライブラリ ダウンロード
イーサネット PHY の Linux ドライバとツール
ETHERNET-SW The Linux drivers for Texas Instruments' Ethernet physical layer (PHY) transceivers support communication through the serial management interface (MDC/MDIO) to configure and read PHY registers.

The USB-2-MDIO software lets you directly access the registers during debug and prototyping.  (...)

サポート・ソフトウェア ダウンロード
SLLC439.ZIP (27327 KB)

設計ツールとシミュレーション

シミュレーション・ツール ダウンロード
PSpice® for TI design and simulation tool
PSPICE-FOR-TI — PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。 

設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。

事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。 

PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。

 開発の開始

  1. PSpice for TI シミュレータへのアクセスの申請
  2. ダウンロードとインストール
  3. シミュレーション方法説明ビデオのご視聴
特長
  • Cadence の PSpice テクノロジーを活用
  • デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
  • 動的更新により、最新のデバイス・モデルに確実にアクセス可能
  • 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
  • 複数製品の同時分析をサポート
  • OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
  • オフライン作業が可能
  • 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
    • 自動的な測定と後処理
    • モンテカルロ分析法
    • ワーストケース分析
    • 熱解析
シミュレーション・ツール ダウンロード

リファレンス・デザイン

リファレンス・デザイン ダウンロード
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
IEC61850 GOOSE フォワード向けパケット処理エンジンのリファレンス・デザイン
TIDEP0074 The TIDEP0074 reference design demonstrates packet switching and filtering logic implemented in the M4 core of AM572x based upon the Ethertype, MAC address and Application ID (APPID) of GOOSE packets received from the PRU-ICSS. Packets are filtered and routed to destinations in order to allow (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
AM572x 向け OPC UA データ・アクセス・サーバのリファレンス・デザイン
TIDEP0078 — OPC UA は、接続された機械間の相互運用性と通信を実現する Industry 4.0 向け産業用 M2M(マシン・ツー・マシン)プロトコルです。TIDEP0078 は、設計プロジェクトで採用される組込み OPC UA (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
Sitara AM57x Gb イーサネットと PRU-ICSS 上で TTS(タイム・トリガ送信)を実行する EtherCAT® のリファレンス・デザイン
TIDEP0079 TIDEP0079 は、acontis 社の EC-Master スタックを使用して、Sitara™ AM572x プロセッサで動作する EtherCAT® マスター・インターフェイスのためのリファレンス・デザインです。この EtherCAT マスター・ソリューションは、EtherCAT (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
シングル・チップ・ドライブ、産業用通信およびモーター制御用
TIDEP0025 この TI Design は、位置エンコーダとロータリー・エンコーダ向けの HEIDENHAIN EnDat 2.2 規格に基づいて、ハードウェア・インターフェイス・ソリューションを実装します。設計者はこのプラットフォームを活用して、幅広い産業用オートメーション機器でリアルタイム EtherCAT 通信規格を実装することもできます。産業用オートメーション、ファクトリ・オートメーション、産業用通信などのアプリケーションで、小型フットプリントと低消費電力のシングルチップ・ソリューションを実現できます。
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.B)
リファレンス・デザイン ダウンロード
Sercos III スレーブ、AM437x 通信開発プラットフォーム用、リファレンス・デザイン
TIDEP0039 TIDEP0039 は、AM437x 用通信 Sercos III スレーブ開発プラットフォームのリファレンス・デザインです。TI の AM437x Sitara プロセッサ・ファミリと Sercos III メディア・アクセス制御(MAC)層を集積した単一のシステム・オン・チップ(SoC)ソリューションです。TIDEP0039 は Sercos III スレーブ通信向けのプラットフォームで、多種多様な産業用オートメーション機器向けのリアルタイム通信標準仕様である Sercos III の実装を可能にします。このリファレンス・デザインは TMDXIDK437X 産業用開発キット(IDK)をベースとしています。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
HIPERFACE DSL Master インターフェイスを統合した ARM MPU、リファレンス・デザイン
TIDEP0035 Implementation of HIPERFACE DSL Master protocol on Industrial Communication Sub-System (PRU-ICSS). The two wire interface allows for integration of position feedback wires into motor cable.  Complete solution consists of AM437x PRU-ICSS firmware and TIDA-00177 transceiver reference design.
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
EnDat 2.2 システム、リファレンス・デザイン
TIDEP0050 The TIDEP0050 TI Design implements the EnDat 2.2 Master protocol stack and hardware interface solution based on the HEIDENHAIN EnDat 2.2 standard for position or rotary encoders. The design is composed of the EnDat 2.2 Master protocol stack, half-duplex communications using RS485 transceivers and (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
PRU-ICSS 搭載リアルタイム・イーサネット・トレーサのリファレンス・デザイン
TIDEP0064 — リアルタイム・イーサネットと産業用イーサネットは、自動化した生産を制御する目的で、ファクトリ・オートメーションの床で使用されています。このような分野におけるイーサネット・トラフィックの監視は、保守とエラー解析にとって重要な手段です。  TIDEP0064 リファレンス・デザインは、PRU-ICSS(プログラマブル・リアルタイム・ユニットと産業用通信サブシステム)向けのリアルタイム・イーサネット・トレース機能の実装であり、パッシブ・トレース機能として産業用イーサネット・ネットワークの内部に配置することを想定しています。その結果、イーサネット・トラフィックに変更を加えずに、フレームのタイム駿府を含め、すべてのイーサネット・フレームの監視と記録をすることができます。このリファレンス・デザインを採用すると、ファクトリ・オートメーションと産業用通信のネットワーク分析に適した製品を製作できます。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
VQFN (RHB) 32 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ