ホーム パワー・マネージメント スーパーバイザとリセット IC
ホーム
パワー・マネージメント
スーパーバイザとリセット IC

TLV840

アクティブ

調整可能なリセット遅延時間、手動リセット機能搭載、低電圧スーパーバイザ

ご注文はこちら
データシート

TLV840

アクティブ
データシート ご注文はこちら

製品詳細

Number of supplies monitored 1 Threshold voltage 1 (typ) (V) 0.8, 1, 1.1, 1.3, 1.4, 2, 2.8, 2.9, 3, 3.3, 3.5, 4, 4.6, 5, 5.2 Features Detection time delay, Manual reset capable, Reset time delay, Separate VDD & sense, Undervoltage monitor only Reset threshold accuracy (%) 1 Iq (typ) (mA) 0.0001 Output driver type/reset output Active-low, Open-drain, Push-Pull Time delay (ms) 0.04 Supply voltage (min) (V) 0.7 Supply voltage (max) (V) 6 Rating Catalog Watchdog timer WDI (s) None Operating temperature range (°C) -40 to 125
Number of supplies monitored 1 Threshold voltage 1 (typ) (V) 0.8, 1, 1.1, 1.3, 1.4, 2, 2.8, 2.9, 3, 3.3, 3.5, 4, 4.6, 5, 5.2 Features Detection time delay, Manual reset capable, Reset time delay, Separate VDD & sense, Undervoltage monitor only Reset threshold accuracy (%) 1 Iq (typ) (mA) 0.0001 Output driver type/reset output Active-low, Open-drain, Push-Pull Time delay (ms) 0.04 Supply voltage (min) (V) 0.7 Supply voltage (max) (V) 6 Rating Catalog Watchdog timer WDI (s) None Operating temperature range (°C) -40 to 125
SOT-23 (DBV) 5 8.12 mm² 2.9 x 2.8
  • Operating voltage range : 0.7 V to 6 V
  • Nano supply current : 120 nA (Typical)
  • Fixed threshold voltage (VIT-): 0.8 V to 5.4 V
    • Threshold voltages available in 100mV steps
    • High accuracy: ±0.5% (Typical)
    • Built-in hysteresis (VHYS): 5% (Typical)
  • Reset time delay (tD): capacitor-based programmable (TLV840C, TLV840M)
    • Minimum time delay: 40 µs (typical) without capacitor
  • Active-low manual reset (MR) (TLV840M)
  • Four output topologies:
    • TLV840xxDL: open-drain, active-low (RESET)
    • TLV840xxPL: push-pull, active-low (RESET)
    • TLV840xxDH: open-drain, active-high (RESET)
    • TLV840xxPH: push-pull, active-high (RESET)
  • Wide temperature range: –40°C to +125°C
  • Package: SOT23-5 (DBV)
  • Operating voltage range : 0.7 V to 6 V
  • Nano supply current : 120 nA (Typical)
  • Fixed threshold voltage (VIT-): 0.8 V to 5.4 V
    • Threshold voltages available in 100mV steps
    • High accuracy: ±0.5% (Typical)
    • Built-in hysteresis (VHYS): 5% (Typical)
  • Reset time delay (tD): capacitor-based programmable (TLV840C, TLV840M)
    • Minimum time delay: 40 µs (typical) without capacitor
  • Active-low manual reset (MR) (TLV840M)
  • Four output topologies:
    • TLV840xxDL: open-drain, active-low (RESET)
    • TLV840xxPL: push-pull, active-low (RESET)
    • TLV840xxDH: open-drain, active-high (RESET)
    • TLV840xxPH: push-pull, active-high (RESET)
  • Wide temperature range: –40°C to +125°C
  • Package: SOT23-5 (DBV)

The TLV840 family of voltage supervisors or reset ICs can operate at high voltage levels while maintaining very low quiescent current across the whole VDD and temperature range. TLV840 offers best combination of low power consumption, high accuracy and low propagation delay (tp_HL= 30 µs typical).

Reset output signal is asserted when the voltage at VDD drops below the negative voltage threshold (VIT-). Reset signal is cleared when VDD rise above VIT- plus hysteresis (VHYS) and the reset time delay (tD) expires. Reset time delay can be programmed by connecting a capacitor between the CT pin and ground for TLV840C and TLV840M. For a minimum reset delay time the CT pin can be left floating. TLV840N does not offer a programmable delay and offers fixed reset delay timing options: 40 µs, 2 ms, 10 ms, 30 ms, 50 ms, 80 ms, 100 ms, 150 ms, 200 ms.

Additional features: Low power-on reset voltage (VPOR), built-in glitch immunity protection for VDD, built-in hysteresis, low open-drain output leakage current (Ilkg(OD)). TLV840 is a perfect voltage monitoring solution for industrial applications and battery-powered / low-power applications.

The TLV840 family of voltage supervisors or reset ICs can operate at high voltage levels while maintaining very low quiescent current across the whole VDD and temperature range. TLV840 offers best combination of low power consumption, high accuracy and low propagation delay (tp_HL= 30 µs typical).

Reset output signal is asserted when the voltage at VDD drops below the negative voltage threshold (VIT-). Reset signal is cleared when VDD rise above VIT- plus hysteresis (VHYS) and the reset time delay (tD) expires. Reset time delay can be programmed by connecting a capacitor between the CT pin and ground for TLV840C and TLV840M. For a minimum reset delay time the CT pin can be left floating. TLV840N does not offer a programmable delay and offers fixed reset delay timing options: 40 µs, 2 ms, 10 ms, 30 ms, 50 ms, 80 ms, 100 ms, 150 ms, 200 ms.

Additional features: Low power-on reset voltage (VPOR), built-in glitch immunity protection for VDD, built-in hysteresis, low open-drain output leakage current (Ilkg(OD)). TLV840 is a perfect voltage monitoring solution for industrial applications and battery-powered / low-power applications.
open-in-new その他の スーパーバイザとリセット IC を検索
ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
7 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TLV840 可変リセット時間遅延 / マニュアル・リセット機能搭載低電圧スーパーバイザ データシート (Rev. C) 2020年 8月 13日
技術記事 Three reasons to add a voltage supervisor to your next wearable power design PDF | HTML 2021年 6月 17日
アプリケーション・ノート Back-up Power Supply Switchover with Supply Voltage Supervisor & Power & Power M 2020年 4月 9日
アプリケーション・ノート Programmable Push-Button, Pulse Detector, and Pulse Generator Solutions 2020年 3月 10日
セレクション・ガイド Voltage Supervisors (Reset ICs) Quick Reference Guide (Rev. H) 2020年 2月 28日
EVM ユーザー ガイド (英語) TLV840EVM Voltage Supervisor User's Guide 2020年 2月 13日
e-Book（PDF） Voltage Supervisor and Reset ICs: Tips, Tricks and Basics 2019年 6月 28日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

TLV840EVM — TLV840 調整可能なリセット遅延時間、低電圧スーパーバイザの評価基板

TLV840 評価基板 (EVM) は、5 ピン電圧スーパーバイザとリセット IC である TLV840 製品の性能評価を意図して設計済みです。TLV840 は、最大 6V の動作に対応していると同時に、最大誤差 2% の精度に加えて、1.2μA (最大) の低静止電流を維持します。

TLV840EVM は、あらゆるデバイス出力トポロジーをサポートしているほか、シャントを実装しており、オープン・ドレイン出力派生版の場合はジャンパ J1 への取り付けを行います。詳細については、TLV840 のデータシートをご覧ください。

ユーザー ガイド: PDF
TI.com で取り扱いなし
シミュレーション・モデル

TLV840 PSpice Model

SNVMC19.ZIP (56 KB) - PSpice Model
ダウンロード
シミュレーション・ツール

PSPICE-FOR-TI — TI Design / シミュレーション・ツール向け PSpice®

PSpice® for TI は、各種アナログ回路の機能評価に役立つ、設計とシミュレーション向けの環境です。設計とシミュレーションに適したこのフル機能スイートは、Cadence® のアナログ分析エンジンを使用しています。PSpice for TI は無償で使用でき、アナログや電源に関する TI の製品ラインアップを対象とする、業界でも有数の大規模なモデル・ライブラリが付属しているほか、選択された一部のアナログ動作モデルも利用できます。

設計とシミュレーション向けの環境である PSpice for TI (...)
リクエスト
パッケージ ピン数 ダウンロード
SOT-23 (DBV) 5 オプションの表示
TI の評価品に関する標準契約約款が適用されます。

購入と品質

記載されている情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報：
  • ファブの拠点
  • 組み立てを実施した拠点

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

投稿されたすべてのフォーラムトピック (英語) を表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ