トップ

製品の詳細

パラメータ

On-chip L2 cache/RAM 64 KB Total on-chip memory (KB) 72 Serial I/O McBSP Rating Catalog open-in-new その他の C6000 浮動小数点 DSP

パッケージ|ピン|サイズ

BGA (GFN) 256 729 mm² 27 x 27 open-in-new その他の C6000 浮動小数点 DSP

特長

  • Excellent Price/Performance Digital Signal Processors (DSPs): TMS320C62x™ (TMS320C6211 and TMS320C6211B)
    • Eight 32-Bit Instructions/Cycle
    • C6211, C6211B, C6711, and C6711B are Pin-Compatible
    • 150-, 167-MHz Clock Rates
    • 6.7-, 6-ns Instruction Cycle Time
    • 1200, 1333 MIPS
    • Extended Temperature Device (C6211B)
  • VelociTI™ Advanced Very Long Instruction Word (VLIW) C62x™ DSP Core (C6211/11B)
    • Eight Highly Independent Functional Units:
      • Six ALUs (32-/40-Bit)
      • Two 16-Bit Multipliers (32-Bit Results)
    • Load-Store Architecture With 32 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
  • Instruction Set Features
    • Byte-Addressable (8-, 16-, 32-Bit Data)
    • 8-Bit Overflow Protection
    • Saturation
    • Bit-Field Extract, Set, Clear
    • Bit-Counting
    • Normalization
  • L1/L2 Memory Architecture
    • 32K-Bit (4K-Byte) L1P Program Cache (Direct Mapped)
    • 32K-Bit (4K-Byte) L1D Data Cache (2-Way Set-Associative)
    • 512K-Bit (64K-Byte) L2 Unified Mapped RAM/Cache (Flexible Data/Program Allocation)
  • Device Configuration
    • Boot Mode: HPI, 8-, 16-, and 32-Bit ROM Boot
    • Endianness: Little Endian, Big Endian
  • 32-Bit External Memory Interface (EMIF)
    • Glueless Interface to Asynchronous Memories: SRAM and EPROM
    • Glueless Interface to Synchronous Memories: SDRAM and SBSRAM
    • 512M-Byte Total Addressable External Memory Space
  • Enhanced Direct-Memory-Access (EDMA) Controller (16 Independent Channels)
  • 16-Bit Host-Port Interface (HPI)
    • Access to Entire Memory Map
  • Two Multichannel Buffered Serial Ports (McBSPs)
    • Direct Interface to T1/E1, MVIP, SCSA Framers
    • ST-Bus-Switching Compatible
    • Up to 256 Channels Each
    • AC97-Compatible
    • Serial-Peripheral-Interface (SPI) Compatible (Motorola™)
  • Two 32-Bit General-Purpose Timers
  • Flexible Phase-Locked-Loop (PLL) Clock Generator
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 256-Pin Ball Grid Array (BGA) Package (GFN and ZFN Suffixes)
  • 0.18-µm/5-Level Metal Process
    • CMOS Technology
  • 3.3-V I/Os, 1.8-V Internal

TMS320C62x, VelociTI, and C62x are trademarks of Texas Instruments.
Motorola is a trademark of Motorola, Inc.
All trademarks are the property of their respective owners.
IEEE Standard 1149.1-1990 Standard-Test-Access Port and Boundary Scan Architecture.

open-in-new その他の C6000 浮動小数点 DSP

概要

The TMS320C62x™ DSPs (including the TMS320C6211/C6211B devices) compose one of the fixed-point DSP families in the TMS320C6000™ DSP platform. The TMS320C6211 (C6211) and TMS320C6211B (C6211B) devices are based on the high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSPs an excellent choice for multichannel and multifunction applications.

With performance of up to 1333 million instructions per second (MIPS) at a clock rate of 167 MHz, the C6211/C6211B device offers cost-effective solutions to high-performance DSP programming challenges. The C6211/C6211B DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. This processor has 32 general-purpose registers of 32-bit word length and eight highly independent functional units. The eight functional units provide six arithmetic logic units (ALUs) for a high degree of parallelism and two 16-bit multipliers for a 32-bit result. The C6211/C6211B can produce two multiply-accumulates (MACs) per cycle for a total of 333 million MACs per second (MMACS). The C6211/C6211B DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals.

The C6211/C6211B uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 32-Kbit direct mapped cache and the Level 1 data cache (L1D) is a 32-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of a 512-Kbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.The peripheral set includes two multichannel buffered serial ports (McBSPs), two general-purpose timers, a host-port interface (HPI), and a glueless external memory interface (EMIF) capable of interfacing to SDRAM, SBSRAM and asynchronous peripherals.

The C6211/C6211B has a complete set of development tools which includes: a new C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.

open-in-new その他の C6000 浮動小数点 DSP
ダウンロード

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 64
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320C6211, TMS320C6211B Fixed-Point Digital Signal Processors データシート 2004年 6月 9日
* エラッタ TMS320C6211/TMS320C6211B DSPs Silicon Errata (Revs 1.0, 1.1, 2.1, 2.2, 3.0, 3.1) 2004年 5月 28日
アプリケーション・ノート How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド TMS320C62x DSP CPU and Instruction Set Reference Guide 2010年 5月 20日
ユーザー・ガイド TMS320C6000 DSP Peripherals Overview Reference Guide 2009年 7月 2日
その他の技術資料 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
アプリケーション・ノート TMS320DM64xx、TMS320DM64x、および TMS320C6000 デバイスにおける熱考察 英語版をダウンロード 2008年 5月 5日
アプリケーション・ノート TMS320C6000 EMIF-to-External SDRAM Interface 2007年 9月 4日
ユーザー・ガイド TMS320C6000 DSP External Memory Interface (EMIF) Reference Guide 2007年 4月 11日
ユーザー・ガイド TMS320C6000 DSP Multichannel Buffered Serial Port ( McBSP) Reference Guide 2006年 12月 14日
ユーザー・ガイド TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller Reference Guide 2006年 11月 15日
ユーザー・ガイド TMS320C6000 DSP HPI リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
アプリケーション・ノート IBISモデルを使用したタイミング解析 (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP エンハンスト・ダイレクト・メモリ・アクセス (EDMA) コントローラ (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 CPU and Instruction Set Reference Guide 2006年 7月 11日
ユーザー・ガイド TMS320C6000 DSP Host-Post Interface (HPI) Reference Guide 2006年 1月 1日
アプリケーション・ノート Migrating from TMS320C6211B/C6711/C6711B and C6713 to TMS320C6713B 2005年 11月 11日
アプリケーション・ノート Migrating From TMS320C6211B/C6711/C6711B/C6711C to TMS320C6711D 2005年 11月 10日
ユーザー・ガイド TMS320C6000 DSP Power-Down Logic and Modes Reference Guide 2005年 3月 1日
ユーザー・ガイド TMS320C6000 DSP 32-bit Timer Reference Guide 2005年 1月 25日
ユーザー・ガイド TMS320C621x/C671x DSP Two Level Internal Memory Reference Guide 2004年 6月 8日
アプリケーション・ノート TMS320C6000 Tools: Vector Table and Boot ROM Creation 2004年 4月 26日
アプリケーション・ノート TMS320C6000 Board Design: Considerations for Debug 2004年 4月 21日
アプリケーション・ノート TMS320C6000 McBSP Initialization 2004年 3月 8日
アプリケーション・ノート TMS320C621x/671x EDMA Performance Data 2004年 3月 5日
アプリケーション・ノート TMS320C621x/TMS320C671x EDMA Architecture 2004年 3月 5日
ユーザー・ガイド TMS320C6000 DSP Designing for JTAG Emulation Reference Guide 2003年 7月 31日
ユーザー・ガイド TMS320C6000 DSP Cache User's Guide 2003年 5月 5日
アプリケーション・ノート TMS320C6211 to TMS320C6211B Migration Guide 2003年 4月 28日
アプリケーション・ノート Extended Precision Radix-4 Fast Fourier Transform Implemented on the TMS320C62x 2002年 11月 23日
アプリケーション・ノート TMS320C6000 McBSP Interface to an ST-BUS Device 2002年 6月 4日
アプリケーション・ノート TMS320C6000 HPI to PCI Interfacing Using the PLX PCI9050 2002年 4月 17日
アプリケーション・ノート TMS320C6000 DMA Example Applications 2002年 4月 10日
アプリケーション・ノート TMS320C6000 Board Design for JTAG 2002年 4月 2日
アプリケーション・ノート TMS320C6000 EMIF to External Flash Memory 2002年 2月 13日
アプリケーション・ノート Using a TMS320C6000 McBSP for Data Packing 2001年 10月 31日
アプリケーション・ノート TMS320C6000 Enhanced DMA: Example Applications 2001年 10月 24日
アプリケーション・ノート Interfacing theTMS320C6000 EMIFto a PCI Bus Using the AMCC S5933 PCI Controller 2001年 9月 30日
アプリケーション・ノート TMS320C6000 Host Port to MC68360 Interface 2001年 9月 30日
アプリケーション・ノート TMS320C6000 EMIF to External Asynchronous SRAM Interface 2001年 8月 31日
アプリケーション・ノート TMS320C6000 Host Port to the i80960 Microprocessors Interface 2001年 8月 31日
アプリケーション・ノート Using the TMS320C6000 McBSP as a High Speed Communication Port 2001年 8月 31日
アプリケーション・ノート TMS320C6000 System Clock Circuit Example 2001年 8月 15日
アプリケーション・ノート TMS320C6000 McBSP to Voice Band Audio Processor (VBAP) Interface 2001年 7月 23日
アプリケーション・ノート TMS320C6000 McBSP: AC'97 Codec Interface (TLV320AIC27) 2001年 7月 10日
アプリケーション・ノート TMS320C6000 McBSP: Interface to SPI ROM 2001年 6月 30日
アプリケーション・ノート TMS320C6000 Host Port to MPC860 Interface 2001年 6月 21日
アプリケーション・ノート TMS320C6000 McBSP: IOM-2 Interface 2001年 5月 21日
アプリケーション・ノート ETSI Math Operations in C for the TMS320C62x 2000年 11月 13日
アプリケーション・ノート TMS320C621x/C671x EDMA Queue Management Guidelines 2000年 11月 7日
アプリケーション・ノート Optimizing JPEG on the TMS320C6211 2-Level Cache DSP 2000年 9月 13日
アプリケーション・ノート Circular Buffering on TMS320C6000 2000年 9月 12日
アプリケーション・ノート TMS320C6000 McBSP as a TDM Highway 2000年 9月 11日
アプリケーション・ノート MPEG-2 Video Decoder: TMS320C62x (TM) DSP Implementation 2000年 2月 29日
アプリケーション・ノート TMS320C6000 u-Law and a-Law Companding with Software or the McBSP 2000年 2月 2日
アプリケーション・ノート General Guide to Implement Logarithmic and Exponential Operations on Fixed-Point 2000年 1月 31日
アプリケーション・ノート G.723.1 Dual Rate Speech Coder: Multichannel TMS320C62x Implementation 2000年 1月 4日
アプリケーション・ノート G.729/A Speech Coder: Multichannel TMS320C62x Implementation 2000年 1月 4日
アプリケーション・ノート GSM Enhanced Full Rate Speech Coder: Multichannel TMS320C62x Implementation 2000年 1月 4日
アプリケーション・ノート IS-127 Enhanced Var Rate Speech Coder:Multichannel TMS320C62x Implementation 2000年 1月 4日
アプリケーション・ノート TMS320C6000 C Compiler: C Implementation of Intrinsics 1999年 12月 7日
アプリケーション・ノート TMS320C6000 McBSP: I2S Interface 1999年 9月 8日
アプリケーション・ノート On the Implementation of MPEG-4 Motion Compensation Using the TMS320C62x 1999年 7月 29日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

ドライバとライブラリ ダウンロード
TMS320C62x/TMS320C64x FastRTS ライブラリ
SPRC122 C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム・アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C コードを使用すると、ユーザーの皆様はこれらの関数をインライン化し、さらに性能を改善できます。

特長

単精度と倍精度の算術関数 単精度と倍精度の変換関数
浮動小数点の加算 浮動小数点から 32 ビット符号付き整数への変換
32 ビット符号付き整数から浮動小数点への変換
浮動小数点の除算 浮動小数点から 40 ビット符号付き長整数への変換
40 ビット符号付き長整数から浮動小数点への変換
浮動小数点の乗算 浮動小数点から 32 ビット符号なし整数への変換
32 ビット符号なし整数から浮動小数点への変換
浮動小数点の逆数 浮動小数点から 40 ビット符号なし長整数への変換
40 ビット符号なし長整数から浮動小数点への変換
浮動小数点の減算 倍精度浮動小数点から単精度浮動小数点への変換
単精度浮動小数点から倍精度浮動小数点への変換
ドライバとライブラリ ダウンロード
C64x+DSPLIB
SPRC265 TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
ドライバとライブラリ ダウンロード
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
C6000 コード生成ツール:コンパイラ
C6000-CGT — TI C6000 C/C++ コンパイラ / アセンブリ言語ツールは C66x マルチコア、C674x、C64x+ シングルコア・デジタル・シグナル・プロセッサなどの TI C6000 デジタル・シグナル・プロセッサ・プラットフォーム向けアプリケーションの開発をサポートしています。
特長
  • v8.3.0 以降の C6000 コード生成ツールで使用可能:
    • C++14 規格 ISO/IEC 14882:2014 のサポート(C++03 はサポート対象外)
  • リリース v8.2.0 以降の C6000 コード生成ツールで使用可能:
    • 浮動小数点から unsigned char(符号なし文字型)または unsigned short(符号なし短整数型)への変換により、RTS ライブラリ呼び出しを生成
    • OpenCL-C ベクタ型性能の改善
  • リリース v8.1.0 以降の C6000 コード生成ツールで使用可能:
    • OpenCL-C カーネルのコンパイルの際にコンパイル時間とメモリ使用量を節減

TI コンパイラのサポート

TI E2E™ コミュニティでは TI コンパイラへのサポートを提供しています。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM036B.ZIP (5 KB) - BSDL Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
(ZFN) 256 オプションの表示
BGA (GFN) 256 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ