トップ

製品の詳細

パラメータ

DSP 1 C64x On-chip L2 cache/RAM 1024 KB Total on-chip memory (KB) 1056 DRAM SDRAM Serial I/O McBSP Operating temperature range (C) -40 to 105, 0 to 90 Rating Catalog open-in-new その他の C6000 浮動小数点 DSP

パッケージ|ピン|サイズ

FCBGA (GLZ) 532 529 mm² 23 x 23 FCBGA (ZLZ) 532 529 mm² 23 x 23 open-in-new その他の C6000 浮動小数点 DSP

特長

  • Highest-Performance Fixed-Point Digital Signal Processors (DSPs)
    • 2-, 1.67-, 1.39-ns Instruction Cycle Time
    • 500-, 600-, 720-MHz Clock Rate
    • Eight 32-Bit Instructions/Cycle
    • Twenty-Eight Operations/Cycle
    • 4000, 4800, 5760 MIPS
    • Fully Software-Compatible With C62x™
    • C6414/15/16 Devices Pin-Compatible
  • VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x™ DSP Core
    • Eight Highly Independent Functional Units With VelociTI.2™ Extensions:
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Non-Aligned Load-Store Architecture
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
  • Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • VelociTI.2™ Increased Orthogonality
  • Viterbi Decoder Coprocessor (VCP) [C6416]
    • Supports Over 600 7.95-Kbps AMR
    • Programmable Code Parameters
  • Turbo Decoder Coprocessor (TCP) [C6416]
    • Supports up to 7 2-Mbps or 43 384-Kbps 3GPP (6 Iterations)
    • Programmable Turbo Code and Decoding Parameters
  • L1/L2 Memory Architecture
    • 128K-Bit (16K-Byte) L1P Program Cache (Direct Mapped)
    • 128K-Bit (16K-Byte) L1D Data Cache (2-Way Set-Associative)
    • 8M-Bit (1024K-Byte) L2 Unified Mapped RAM/Cache (Flexible Allocation)
  • Two External Memory Interfaces (EMIFs)
    • One 64-Bit (EMIFA), One 16-Bit (EMIFB)
    • Glueless Interface to Asynchronous Memories (SRAM and EPROM) and Synchronous Memories (SDRAM, SBSRAM, ZBT SRAM, and FIFO)
    • 1280M-Byte Total Addressable External Memory Space
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
  • Host-Port Interface (HPI)
    • User-Configurable Bus Width (32-/16-Bit)
  • 32-Bit/33-MHz, 3.3-V PCI Master/Slave Interface Conforms to PCI Specification 2.2 [C6415/C6416 ]
    • Three PCI Bus Address Registers:
         Prefetchable Memory
         Non-Prefetchable Memory I/O
    • Four-Wire Serial EEPROM Interface
    • PCI Interrupt Request Under DSP Program Control
    • DSP Interrupt Via PCI I/O Cycle
  • Three Multichannel Buffered Serial Ports
    • Direct Interface to T1/E1, MVIP, SCSA Framers
    • Up to 256 Channels Each
    • ST-Bus-Switching-, AC97-Compatible
    • Serial Peripheral Interface (SPI) Compatible (Motorola™)
  • Three 32-Bit General-Purpose Timers
  • Universal Test and Operations PHY Interface for ATM (UTOPIA) [C6415/C6416]
    • UTOPIA Level 2 Slave ATM Controller
    • 8-Bit Transmit and Receive Operations up to 50 MHz per Direction
    • User-Defined Cell Format up to 64 Bytes
  • Sixteen General-Purpose I/O (GPIO) Pins
  • Flexible PLL Clock Generator
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 532-Pin Ball Grid Array (BGA) Package (GLZ, ZLZ and CLZ Suffixes), 0.8-mm Ball Pitch
  • 0.13-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V I/Os, 1.2-V/1.25-V Internal (500 MHz)
  • 3.3-V I/Os, 1.4-V Internal (600 and 720 MHz)

C62x, VelociTI.2, VelociTI, and TMS320C64x are trademarks of Texas Instruments.
Motorola is a trademark of Motorola, Inc.
IEEE Standard 1149.1-1990 Standard-Test-Access Port and Boundary Scan Architecture.
TMS320C6000, C64x, and C6000 are trademarks of Texas Instruments.
Windows is a registered trademark of the Microsoft Corporation.
Other trademarks are the property of their respective owners.
Throughout the remainder of this document, the TMS320C6414, TMS320C6415, and TMS320C6416 shall be referred to as TMS320C64x or C64x where generic, and where specific, their individual full device part numbers will be used or abbreviated as C6414, C6415, or C6416.
These C64xdevices have two EMIFs (64-bit EMIFA and 16-bit EMIFB). The prefix "A" in front of a signal name indicates it is an EMIFA signal whereas a prefix "B" in front of a signal name indicates it is an EMIFB signal. Throughout the rest of this document, in generic EMIF areas of discussion, the prefix "A" or "B" may be omitted from the signal name.

open-in-new その他の C6000 浮動小数点 DSP

概要

The TMS320C64x™ DSPs (including the TMS320C6414, TMS320C6415, and TMS320C6416 devices) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The TMS320C64x™ (C64x™) device is based on the second-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture (VelociTI.2™ developed by Texas Instruments (TI), making these DSPs an excellent choice for multichannel and multifunction applications. The C64x™ is a code-compatible member of the C6000™ DSP platform.

With performance of up to 5760 million instructions per second (MIPS) at a clock rate of 720 MHz, the C64x devices offer cost-effective solutions to high-performance DSP programming challenges. The C64x DSPs possess the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x™ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units—two multipliers for a 32-bit result and six arithmetic logic units (ALUs)— with VelociTI.2™ extensions. The VelociTI.2™ extensions in the eight functional units include new instructions to accelerate the performance in key applications and extend the parallelism of the VelociTI™ architecture. The C64x can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2880 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 5760 MMACS. The C64x DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000™ DSP platform devices.

The C6416 device has two high-performance embedded coprocessors [Viterbi Decoder Coprocessor (VCP) and Turbo Decoder Coprocessor (TCP)] that significantly speed up channel-decoding operations on-chip. The VCP operating at CPU clock divided-by-4 can decode over 600 7.95-Kbps adaptive multi-rate (AMR) [K = 9, R = 1/3] voice channels. The VCP supports constraint lengths K = 5, 6, 7, 8, and 9, rates R = 1/2, 1/3, and 1/4, and flexible polynomials, while generating hard decisions or soft decisions. The TCP operating at CPU clock divided-by-2 can decode up to forty-three 384-Kbps or seven 2-Mbps turbo encoded channels (assuming 6 iterations). The TCP implements the max*log-map algorithm and is designed to support all polynomials and rates required by Third-Generation Partnership Projects (3GPP and 3GPP2), with fully programmable frame length and turbo interleaver. Decoding parameters such as the number of iterations and stopping criteria are also programmable. Communications between the VCP/TCP and the CPU are carried out through the EDMA controller.

The C64x uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 128-Kbit direct mapped cache and the Level 1 data cache (L1D) is a 128-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 8-Mbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory or combinations of cache (up to 256K bytes) and mapped memory. The peripheral set includes three multichannel buffered serial ports (McBSPs); an 8-bit Universal Test and Operations PHY Interface for Asynchronous Transfer Mode (ATM) Slave [UTOPIA Slave] port (C6415/C6416 only); three 32-bit general-purpose timers; a user-configurable 16-bit or 32-bit host-port interface (HPI16/HPI32); a peripheral component interconnect (PCI) [C6415/C6416 only]; a general-purpose input/output port (GPIO) with 16 GPIO pins; and two glueless external memory interfaces (64-bit EMIFA and 16-bit EMIFB), both of which are capable of interfacing to synchronous and asynchronous memories and peripherals.

The C64x has a complete set of development tools which includes: an advanced C compiler with C64x-specific enhancements, an assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.

open-in-new その他の C6000 浮動小数点 DSP
ダウンロード

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 67
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320C6414, TMS320C6415, TMS320C6416 Fixed-Point Digital Signal Processors データシート 2005年 5月 26日
* エラッタ TMS320C6414/C6415/C6416 Silicon Errata (Silicon Rev. 1.0,1.01,1.02,1.03,1.1,2.0) 2007年 8月 1日
アプリケーション・ノート How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
ユーザー・ガイド Emulation and Trace Headers Technical Reference Manual 2012年 8月 9日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide 2010年 7月 30日
ユーザー・ガイド TMS320C6000 DSP Peripherals Overview Reference Guide 2009年 7月 2日
その他の技術資料 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
アプリケーション・ノート Migrating from TMS320C6416/15/14 to TMS320C6416T/15T/14T 2008年 2月 22日
アプリケーション・ノート TMS320C6000 EMIF-to-External SDRAM Interface 2007年 9月 4日
ユーザー・ガイド TMS320C6000 DSP External Memory Interface (EMIF) Reference Guide 2007年 4月 11日
その他の技術資料 TMS320C6000 DSP TCP/IP Stack Software 2007年 4月 4日
ユーザー・ガイド TMS320C6000 DSP Multichannel Buffered Serial Port ( McBSP) Reference Guide 2006年 12月 14日
ユーザー・ガイド TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller Reference Guide 2006年 11月 15日
ユーザー・ガイド TMS320C64x DSP 2 レベル 内部メモリ リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP HPI リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
アプリケーション・ノート IBISモデルを使用したタイミング解析 (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP エンハンスト・ダイレクト・メモリ・アクセス (EDMA) コントローラ (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C64x DSP Two Level Internal Memory Reference Guide 2006年 2月 28日
ユーザー・ガイド TMS320C6000 DSP Host-Post Interface (HPI) Reference Guide 2006年 1月 1日
アプリケーション・ノート TMS320C6414 Hardware Designer's Resource Guide 2005年 10月 22日
アプリケーション・ノート TMS320C64x to TMS320C64x+ CPU Migration Guide 2005年 10月 20日
アプリケーション・ノート TMS320C6000 EMIF to USB Interfacing Using Cypress EZ-USB SX2 2005年 5月 20日
ユーザー・ガイド TMS320C6000 DSP Power-Down Logic and Modes Reference Guide 2005年 3月 1日
ユーザー・ガイド TMS320C6000 DSP 32-bit Timer Reference Guide 2005年 1月 25日
アプリケーション・ノート Migrating From TMS320C6416/15/14/11 Rev 1.1 to Rev 2.0 2004年 10月 19日
アプリケーション・ノート Use and Handling of Semiconductor Packages With ENIG Pad Finishes 2004年 8月 31日
ユーザー・ガイド TMS320C6000 Chip Support Library API Reference Guide 2004年 8月 13日
アプリケーション・ノート TMS320C64x Reference Design 2004年 5月 12日
アプリケーション・ノート TMS320C6000 Tools: Vector Table and Boot ROM Creation 2004年 4月 26日
アプリケーション・ノート TMS320C6000 Board Design: Considerations for Debug 2004年 4月 21日
ユーザー・ガイド TMS320C6000 DSP General-Purpose Input/Output (GPIO) Reference Guide 2004年 3月 25日
アプリケーション・ノート TMS320C6000 McBSP Initialization 2004年 3月 8日
アプリケーション・ノート TMS320C6000 EDMA IO Scheduling and Performance 2004年 3月 5日
アプリケーション・ノート TMS320C64x DSP Peripheral Component Interconnect (PCI) Performance 2003年 10月 31日
アプリケーション・ノート TMS320C64x DSP Host Port Interface (HPI) Performance 2003年 10月 24日
アプリケーション・ノート Tips for Using the EDMA with the Utopia Port 2003年 9月 15日
ユーザー・ガイド TMS320C6000 DSP Designing for JTAG Emulation Reference Guide 2003年 7月 31日
アプリケーション・ノート TMS320C6414/5/6 Power Consumption Summary 2003年 6月 30日
ユーザー・ガイド TMS320C6000 DSP Cache User's Guide 2003年 5月 5日
アプリケーション・ノート How to Begin Development Today With the TMS320C6414, C6415, and C6416 DSPs 2003年 3月 6日
アプリケーション・ノート TMS320C6000 McBSP Interface to an ST-BUS Device 2002年 6月 4日
アプリケーション・ノート TMS320C6000 HPI to PCI Interfacing Using the PLX PCI9050 2002年 4月 17日
アプリケーション・ノート TMS320C6000 Board Design for JTAG 2002年 4月 2日
アプリケーション・ノート TMS320C6000 EMIF to External Flash Memory 2002年 2月 13日
アプリケーション・ノート Cache Usage in High-Performance DSP Applications with the TMS320C64x 2001年 12月 13日
アプリケーション・ノート Using a TMS320C6000 McBSP for Data Packing 2001年 10月 31日
アプリケーション・ノート TMS320C6000 Enhanced DMA: Example Applications 2001年 10月 24日
アプリケーション・ノート Interfacing theTMS320C6000 EMIFto a PCI Bus Using the AMCC S5933 PCI Controller 2001年 9月 30日
アプリケーション・ノート TMS320C6000 Host Port to MC68360 Interface 2001年 9月 30日
アプリケーション・ノート TMS320C6000 EMIF to External Asynchronous SRAM Interface 2001年 8月 31日
アプリケーション・ノート TMS320C6000 Host Port to the i80960 Microprocessors Interface 2001年 8月 31日
アプリケーション・ノート Using the TMS320C6000 McBSP as a High Speed Communication Port 2001年 8月 31日
アプリケーション・ノート TMS320C6000 System Clock Circuit Example 2001年 8月 15日
アプリケーション・ノート TMS320C6000 McBSP to Voice Band Audio Processor (VBAP) Interface 2001年 7月 23日
アプリケーション・ノート TMS320C6000 McBSP: AC'97 Codec Interface (TLV320AIC27) 2001年 7月 10日
アプリケーション・ノート TMS320C6000 McBSP: Interface to SPI ROM 2001年 6月 30日
アプリケーション・ノート TMS320C6000 Host Port to MPC860 Interface 2001年 6月 21日
アプリケーション・ノート TMS320C6000 McBSP: IOM-2 Interface 2001年 5月 21日
アプリケーション・ノート TMS320C6415/6416: Using PCI EEPROM Interface and McBSP2 in a Single System 2001年 3月 1日
ユーザー・ガイド TMS320C64x Technical Overview 2001年 1月 30日
アプリケーション・ノート Circular Buffering on TMS320C6000 2000年 9月 12日
アプリケーション・ノート TMS320C6000 McBSP as a TDM Highway 2000年 9月 11日
アプリケーション・ノート TMS320C6000 u-Law and a-Law Companding with Software or the McBSP 2000年 2月 2日
アプリケーション・ノート General Guide to Implement Logarithmic and Exponential Operations on Fixed-Point 2000年 1月 31日
アプリケーション・ノート TMS320C6000 C Compiler: C Implementation of Intrinsics 1999年 12月 7日
アプリケーション・ノート TMS320C6000 McBSP: I2S Interface 1999年 9月 8日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
512.47
概要

The TMS320C6416 DSP Starter Kit (DSK) developed jointly with Spectrum Digital is a low-cost development platform designed to speed the development of high performance applications based on TI´s TMS320C64x DSP generation. The kit uses USB communications for true plug-and-play (...)

特長

The DSK features the TMS320C6416 DSP, a 1 GHz device delivering up to 8000 million instructions per second (MIPs) and is designed for products that require the highest performing DSPs. The C6416 is based on the high performing TMS320C6400 DSP platform designed to needs of high-performing (...)

ソフトウェア開発

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

1495
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
TMS320C6000 チップ・サポート・ライブラリ
SPRC090 — チップ・サポート・ライブラリ (CSL) は、使いやすさ、各種 C6000 デバイス間の互換性確保、ハードウェアの抽象化を重視し、DSP のオンチップ・ペリフェラルの構成と制御を目的とする API (アプリケーション・プログラミング・インターフェイス) を実装しています。このライブラリは開発環境の標準化と移植性を実現し、開発期間の短縮に貢献します。「特長」セクションに記載した機能は、以下の各デバイス向けの特化設計を採用しています。C6201、C6202、C6203、C6204、C6205、C6211、C6410、C6412、C6413、C6414、C6415、C6416、C6418、C6701、C6711、C6712、C6713、DA610、DM640、DM641、DM642。

特長

モジュール名 ペリフェラルの概要
CACHE キャッシュ
DAT デバイスに依存しないデータのコピー / 大量生成 (Device independent data copy/fill)
DMA ダイレクト・メモリ・アクセス (Direct memory access)
EDMA エンハンスト・ダイレクト・メモリ・アクセス (Enhanced direct memory access)
EMIF、EMIFA、EMIFB 外部メモリ・インターフェイス (External memory interfaces)
GPIO (...)
ドライバとライブラリ ダウンロード
TMS320C62x/TMS320C64x FastRTS ライブラリ
SPRC122 C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム・アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C コードを使用すると、ユーザーの皆様はこれらの関数をインライン化し、さらに性能を改善できます。

特長

単精度と倍精度の算術関数 単精度と倍精度の変換関数
浮動小数点の加算 浮動小数点から 32 ビット符号付き整数への変換
32 ビット符号付き整数から浮動小数点への変換
浮動小数点の除算 浮動小数点から 40 ビット符号付き長整数への変換
40 ビット符号付き長整数から浮動小数点への変換
浮動小数点の乗算 浮動小数点から 32 ビット符号なし整数への変換
32 ビット符号なし整数から浮動小数点への変換
浮動小数点の逆数 浮動小数点から 40 ビット符号なし長整数への変換
40 ビット符号なし長整数から浮動小数点への変換
浮動小数点の減算 倍精度浮動小数点から単精度浮動小数点への変換
単精度浮動小数点から倍精度浮動小数点への変換
ドライバとライブラリ ダウンロード
C64x+IMGLIB
SPRC264 C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Image Analysis

  • Image boundry and perimeter
  • Morphological operation
  • Edge detection
  • Image Histogram
  • Image thresholding

Image filtering and format conversion

  • Color space conversion
  • Image convolution
  • Image correlation
  • Error diffusion
  • Median filtering
  • Pixel expansion

Image compression and decompression

  • Forward and (...)
ドライバとライブラリ ダウンロード
C64x+DSPLIB
SPRC265 TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
ドライバとライブラリ ダウンロード
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
C6000 コード生成ツール:コンパイラ
C6000-CGT — TI C6000 C/C++ コンパイラ / アセンブリ言語ツールは C66x マルチコア、C674x、C64x+ シングルコア・デジタル・シグナル・プロセッサなどの TI C6000 デジタル・シグナル・プロセッサ・プラットフォーム向けアプリケーションの開発をサポートしています。
特長
  • v8.3.0 以降の C6000 コード生成ツールで使用可能:
    • C++14 規格 ISO/IEC 14882:2014 のサポート(C++03 はサポート対象外)
  • リリース v8.2.0 以降の C6000 コード生成ツールで使用可能:
    • 浮動小数点から unsigned char(符号なし文字型)または unsigned short(符号なし短整数型)への変換により、RTS ライブラリ呼び出しを生成
    • OpenCL-C ベクタ型性能の改善
  • リリース v8.1.0 以降の C6000 コード生成ツールで使用可能:
    • OpenCL-C カーネルのコンパイルの際にコンパイル時間とメモリ使用量を節減

TI コンパイラのサポート

TI E2E™ コミュニティでは TI コンパイラへのサポートを提供しています。
ソフトウェア・コーデック ダウンロード
Adaptive Digital Technologies 社の DSP VOIP、スピーチ / オーディオ・コーデック
Adaptive Digital Technologies, Inc. からの提供 — Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide solutions (...)
ソフトウェア・コーデック ダウンロード
CouthIT DSP VoIP、スピーチ、オーディオ・コーデック
Couth Infotech Pvt. Ltd. からの提供 — Since 1999, CouthIT has been helping customers transform their ideas into real-time robust software solutions. They license specialized, pre-built, highly optimized software modules in the areas of VoIP and speech and audio codecs, and provide software optimization and customization services for (...)
ソフトウェア・コーデック ダウンロード
Vocal Technologies の DSP VoIP コーデック
VOCAL Technologies, Ltd. からの提供 — 25 年を超えるアセンブリおよび C コード開発の実績がある Vocal のモジュール式ソフトウェア・スイートは、さまざまな TI DSP で利用できます。対象とする製品には、ATA、VoIP サーバーおよびゲートウェイ、HPNA ベースの IPBX、ビデオ監視、音声およびビデオ会議、音声およびデータ RF デバイス、RoIP ゲートウェイ、政府機関向けセキュア・デバイス、合法的傍受ソフトウェア、医療用デバイス、組み込みモデム、T.38 ファックス、FoIP などがあります。

Vocal Technologies の詳細については https://www.vocal.com をご覧ください。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM039D.ZIP (85 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM043C.ZIP (11 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM138.ZIP (11 KB) - BSDL Model
回路図 ダウンロード
SPRC137.ZIP (3442 KB)

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FCBGA (GLZ) 532 オプションの表示
FCBGA (ZLZ) 532 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ