ホーム マイコン (MCU) / プロセッサ プロセッサ デジタル信号プロセッサ (DSP)
ホーム
マイコン (MCU) / プロセッサ
プロセッサ
デジタル信号プロセッサ (DSP)

TMS320C6474

アクティブ

マルチコア・デジタル・シグナル・プロセッサ

購入
データシート
エラッタ
マルチコア・デジタル・シグナル・プロセッサ

TMS320C6474

アクティブ
データシート 購入

製品の詳細

DSP 3 C64x+ DSP MHz (Max) 850, 1000, 1200 CPU 32-/64-bit Operating system DSP/BIOS Ethernet MAC 10/100/1000 Rating Catalog Operating temperature range (C) -40 to 100, -40 to 95, 0 to 85
DSP 3 C64x+ DSP MHz (Max) 850, 1000, 1200 CPU 32-/64-bit Operating system DSP/BIOS Ethernet MAC 10/100/1000 Rating Catalog Operating temperature range (C) -40 to 100, -40 to 95, 0 to 85
open-in-new その他の デジタル信号プロセッサ (DSP)
  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+™ DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.

  • Key Features
    • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
    • Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
    • Commercial Temperature and Extended Tmperature
    • 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
    • Enhanced VCP2/TCP2
    • Frame Synchronization Interface
    • 16-/32-Bit DDR2-667 Memory Controller
    • EDMA3 Controller
    • Antenna Interface
    • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • One 1.8-V Inter-Integrated Circuit (I2C) Bus
    • Two 1.8-V McBSPs
    • 1000 Mbps Ethernet MAC (EMAC)
    • Six 64-Bit General-Purpose Timers
    • 16 General-Purpose I/O (GPIO) Pins
    • Internal Semaphore Module non-UMTS Systems
    • System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • High-Performance Multicore DSP (C6474)
    • Instruction Cycle Time:
      • 1.2-GHz Device: 1.0-ns to 0.83-ns
      • 1-GHz Device: 1-ns
      • 850-MHz Device: 1.18 ns
    • Clock Rate:
      • 1.2-GHz Device: 1-GHz to 1.2-GHz
      • 1-GHz Device: 1-GHz
      • 850-MHz Device: 850 MHz
    • Eight 32-Bit Instructions/Cycle
    • Commercial Temperature:
      • 1.2-GHz Device: 0°C to 95°C
      • 1-GHz Device: 0°C to 100°C
      • 850-MHZ and 1-GHz Device: 0°C to 100°C
    • Extended Temperature:
      • 1.2-GHz Device: -40°C to 95°C(1)
      • 1-GHz Device: -40°C to 100°C
  • 3 TMS320C64x+™ DSP Cores
    • Dedicated SPLOOP Instructions
    • Compact Instructions (16-Bit)
    • Exception Handling
  • TMS320C64x+ Megamodule L1/L2 Memory Architecture
    • 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
    • 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
    • 512 K-Bit (64 K-Byte) L3 ROM
  • Enhanced VCP2
    • Supports Over 694 7.95-Kbps AMR
  • Enhanced Turbo Decoder Coprocessor (TCP2)
    • Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
  • Endianness: Little Endian, Big Endian
  • Frame Synchronization Interface
    • Time Alignment Between Internal Subsystems, External Devices/System
    • OBSAI RP1 Compliant for Frame Burst Data
    • Alternate Interfaces for non-RP1 and non-UMTS Systems
  • 16-/32-Bit DDR2-667 Memory Controller
  • EDMA3 Controller (64 Independent Channels)
  • Antenna Interface
    • 6 Configurable Links (Full Duplex)
    • Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
    • Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
    • Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
  • Two 1x Serial RapidIO® Links, v1.2 Compliant
    • 1.25-, 2.5-, 3.125-Gbps Link Rates
    • Message Passing and DirectIO Support
    • Error Management Extensions and Congestion Control
  • One 1.8-V Inter-Integrated Circuit (I2C) Bus
  • Two 1.8-V McBSPs
  • 1000 Mbps Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Supports SGMII, v1.8 Compliant
    • 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
  • Six 64-Bit General-Purpose Timers
    • Configurable up to Twelve 32-Bit Timers
    • Configurable in a Watchdog Timer mode
  • 16 General-Purpose I/O (GPIO) Pins
  • Internal Semaphore Module
    • Software Method to Control Access to Shared Resources
    • 32 General Purpose Semaphore Resources
  • System PLL and PLL Controller
  • DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
  • IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
  • 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
  • 0.065-µm/7-Level Cu Metal Process (CMOS)
  • SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
  • 1.8-V, 1.1-V I/Os

(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.

All trademarks are the property of their respective owners.

open-in-new その他の デジタル信号プロセッサ (DSP)

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.

The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.

The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).

The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.

open-in-new その他の デジタル信号プロセッサ (DSP)
ダウンロード

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
54 資料すべて表示
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320C6474 Multicore Digital Signal Processor Data Manual データシート (Rev. H) 2011年 4月 11日
* エラッタ TMS320C6474 DSP Silicon Errata (Silicon Revisions 2.1, 1.3, 1.2) (Rev. C) 2011年 3月 11日
アプリケーション・ノート How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) 2021年 5月 19日
ユーザー・ガイド SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V) 2020年 6月 1日
技術記事 Bringing the next evolution of machine learning to the edge 2018年 11月 27日
技術記事 How quality assurance on the Processor SDK can improve software scalability 2018年 8月 22日
技術記事 Clove: Low-Power video solutions based on Sitara™ AM57x processors 2016年 7月 21日
技術記事 TI's new DSP Benchmark Site 2016年 2月 8日
アプリケーション・ノート Error Detection and Correction Mechanism of TMS320C64x+/C674x (Rev. A) 2013年 7月 19日
その他の技術資料 Picture it: DSPs in medical imaging (Rev. C) 2013年 7月 12日
アプリケーション・ノート Multicore Programming Guide (Rev. B) 2012年 8月 29日
ユーザー・ガイド TMS320C6474 DSP EMAC/MDIO Module Reference Guide (Rev. B) 2012年 3月 2日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド TMS320C6474 DSP Enhanced DMA (EDMA3) Controller User's Guide (Rev. B) 2011年 7月 1日
ユーザー・ガイド Bootloader User's Guide for the TMS320C645x/C647x (Rev. G) 2011年 6月 3日
ユーザー・ガイド TMS320C6474 DSP DDR2 Memory Controller User's Guide (Rev. D) 2011年 6月 2日
アプリケーション・ノート Tuning VCP2 and TCP2 Bit Error Rate Performance Application Note 2011年 2月 11日
ユーザー・ガイド TMS320C6474 Serial RapidIO (SRIO) User's Guide (Rev. D) 2011年 2月 3日
アプリケーション・ノート TMS320C6474 Hardware Design Guide (Rev. B) 2010年 8月 3日
ユーザー・ガイド TMS320C64x+ DSP Megamodule Reference Guide (Rev. K) 2010年 8月 3日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (Rev. J) 2010年 7月 30日
ユーザー・ガイド TMS320C6474 DSP Multichannel Buffered Serial Port (McBSP) Reference Guide (Rev. A) 2010年 5月 18日
ユーザー・ガイド TMS320C6474 DSP Viterbi-Decoder Coprocessor 2 Reference Guide (Rev. B) 2009年 12月 8日
ユーザー・ガイド TMS320C6474 DSP Inter-Integrated Circuit (I2C) Module User's Guide (Rev. A) 2009年 10月 28日
アプリケーション・ノート Connecting Antenna Interface (AIF) With TDM Bridge Chip (IDT 80HFC001) 2009年 8月 28日
アプリケーション・ノート Direct I/O Library 2009年 8月 28日
アプリケーション・ノート Using the TMS320C6474 Antenna Interface (AIF) for Inter-DSP Communication 2009年 8月 28日
アプリケーション・ノート TMS320C6474 DDR2 Implementation Guidelines (Rev. A) 2009年 8月 4日
ユーザー・ガイド TMS320C6474 評価モジュール インストレーション・ガイド 2009年 1月 28日
アプリケーション・ノート How to Approach Inter-Core Communication on TMS320C6474 2009年 1月 27日
アプリケーション・ノート Inter-Core Communication on TMS320C6474 DSPs 2009年 1月 12日
アプリケーション・ノート Core Power for C6474 using a DCDC controller with external FETs 2008年 12月 17日
その他の技術資料 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
ホワイト・ペーパー See the difference:DSPs in medical imaging 2008年 10月 31日
ユーザー・ガイド Catalog Faraday Antenna Interface User's Guide 2008年 10月 14日
ユーザー・ガイド Catalog Faraday DSP 64-Bit Timer User's Guide 2008年 10月 14日
ユーザー・ガイド Catalog Faraday DSP General-Purpose Input/Output (GPIO) User's Guide 2008年 10月 14日
ユーザー・ガイド Catalog Faraday DSP Software-Programmable Phase-Locked Loop (PLL) Controller UG 2008年 10月 14日
ユーザー・ガイド Catalog Faraday DSP Turbo-Decoder Coprocessor 2 (TCP2) Reference Guide 2008年 10月 14日
ユーザー・ガイド Catalog Faraday Frame Synchronization User's Guide 2008年 10月 14日
アプリケーション・ノート Catalog Faraday Module Throughput Application Report 2008年 10月 14日
ユーザー・ガイド Catalog Faraday PSC User's Guide 2008年 10月 14日
アプリケーション・ノート Catalog Faraday Power Consumption Summary 2008年 10月 14日
アプリケーション・ノート Catalog Faraday SERDES Implementation Guidelines 2008年 10月 14日
ユーザー・ガイド Catalog Faraday Semaphore User's Guide 2008年 10月 14日
ユーザー・ガイド Primus DSP PBIST/DFT Subsystem Reference Guide 2008年 10月 14日
アプリケーション・ノート TMS320C6455 to TMS320TCI6487 Migration Guide 2008年 10月 14日
アプリケーション・ノート TMS320C6474 Common Bus Architecture (CBA) Throughput 2008年 10月 14日
アプリケーション・ノート TMS320C6474 Multicore Digital Signal Processor Technical Brief 2008年 10月 14日
アプリケーション・ノート TMS320C6474 DSP Reference Design 2008年 10月 1日
アプリケーション・ノート TMS320C6474 Reference Design 2008年 9月 30日
アプリケーション・ノート EDMA v2.0 to EDMA v3.0 (EDMA3) Migration Guide (Rev. A) 2008年 8月 21日
アプリケーション・ノート TMS320C64x to TMS320C64x+ CPU Migration Guide (Rev. A) 2005年 10月 20日
ユーザー・ガイド High-Speed DSP Systems Design Reference Guide 2005年 5月 20日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

評価ボード

EINFO-3P-SOM-EVM — eInfochips のシステム・オン・モジュールと EVM

eInfochips は、製品エンジニアリングおよび設計サービスの企業です。20 年以上の経験、500 を超える製品開発、世界 140 か国でのサービス実績は 4000 万回を超えています。複数の業界にまたがる多くの Fortune 500企業にターンキー・テクノロジー・ソリューションを提供しています。アロー・カンパニーである eInfochips (...)

eInfochips からの提供
オプションの表示
デバッグ・プローブ

TMDSEMU200-U — Spectrum Digital XDS200 USB エミュレータ

Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ（エミュレータ）ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB（Embedded Trace Buffer、組込みトレース・バッファ）を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI (...)

在庫あり
制限: 3
デバッグ・プローブ

TMDSEMU560V2STM-U — Blackhawk XDS560v2 システム・トレース USB エミュレータ

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

在庫あり
制限: 1
デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

在庫あり
制限: 1
ソフトウェア開発キット (SDK)

BIOSLINUXMCSDK — SYS/BIOS および Linux マルチコア・ソフトウェア開発キット（MCSDK）、C66x/C647x/C645x プロセッサ用


NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.

Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices. (...)

オプションの表示
ソフトウェア開発キット (SDK)

C6474SWPKG — TMS320C6474 ソフトウェア

AET Target Library for 64x/64x+ - Advanced Event Triggering that allows programming of AET from target code.

Chip Support Library (CSL) - Provides an application programming interface (API) used for configuring and controlling the DSP on-chip peripherals for ease of use and hardware abstraction.

(...)

オプションの表示
ソフトウェア開発キット (SDK)

S2MEDDUS — 医療用画像処理ソフトウェア・ツール・キット（STK）

The TI Embedded Processor Software Toolkit for Medical Imaging (STK-MED) is a collection of several standard ultrasound algorithms optimized for TI’s C64x+™ architecture. The algorithms showcase how medical imaging functions can leverage the C64x+ architecture for efficient performance and (...)
ダウンロード・オプション
ドライバまたはライブラリ

NDKTCPIP — TI-RTOS ネットワーク

TI-RTOS Networking (以前の呼称は NDK またはネットワーク開発キット) は、デュアル・モード IPv4/IPv6 スタックを、いくつかのネットワーク・アプリケーションと組み合わせます。TI-RTOS Networking のサポートは、TI-RTOS の一部という形でイーサネット対応マイコンで利用できるほか、高性能の TMS320C6000™ DSP ベースのデバイスでも利用できます。
ダウンロード・オプション
ドライバまたはライブラリ

SPRC122 — TMS320C62x/TMS320C64x FastRTS ライブラリ

C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム・アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C (...)

オプションの表示
ドライバまたはライブラリ

SPRC264 — C64x+IMGLIB

C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
オプションの表示
ドライバまたはライブラリ

SPRC265 — C64x+DSPLIB

TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
オプションの表示
ドライバまたはライブラリ

SPRC542 — C64x+ IQMath ライブラリ、仮想浮動小数点エンジン

Texas Instruments TMS320C64x+ IQmath Library is collection of highly optimized and high precision mathematical Function Library for C/C++ programmers to seamlessly port the floating-point algorithm into fixed point code on TMS320C64x+ devices. These routines are typically used in computationally (...)
オプションの表示
ドライバまたはライブラリ

SPRC975 — C6474 Chip SUpport Library (CSL)

This v3 release of CSL for TMS320C6474 contains peripheral programming (functional and register level) APIs for C6474 modules. The list of modules supported in this release is listed in the Release Notes, included in the download installer. This set of APIs provides peripheral abstraction that can (...)
ダウンロード
ドライバまたはライブラリ

TELECOMLIB — テレコムおよびメディア向けライブラリ - FAXLIB、VoLIB および AEC/AER、TMS320C64x+ および TMS320C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)
オプションの表示
IDE (統合開発環境)、構成機能、またはデバッガ

CCSTUDIO-KEYSTONE — マルチコア・プロセッサ Code Composer Studio（CCStudio）統合開発環境（IDE）

Download the latest version of Code Composer Studio

Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)

オプションの表示
ソフトウェア・コーデック

C64XPLUSCODECS — CODECS - ビデオおよびスピーチ C64x+-ベース・デバイス (OMAP35x、C645x、C647x、DM646、DM644x、DM643x)

TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into video and voice applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes are on (...)
オプションの表示
ソフトウェア・コーデック

ADT-3P-DSPVOIPCODECS — Adaptive Digital Technologies 社の DSP VOIP、スピーチ / オーディオ・コーデック

Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide (...)
Adaptive Digital Technologies, Inc. からの提供
サードパーティ・サイトを表示
ソフトウェア・コーデック

COUTH-3P-DSPVOIPCODECS — CouthIT DSP VoIP、スピーチ、オーディオ・コーデック

Since 1999, CouthIT has been helping customers transform their ideas into real-time robust software solutions. They license specialized, pre-built, highly optimized software modules in the areas of VoIP and speech and audio codecs, and provide software optimization and customization services for (...)
Couth Infotech Pvt. Ltd. からの提供
サードパーティ・サイトを表示
ソフトウェア・コーデック

VOCAL-3P-DSPVOIPCODECS — Vocal Technologies の DSP VoIP コーデック

25 年を超えるアセンブリおよび C コード開発の実績がある Vocal のモジュール式ソフトウェア・スイートは、さまざまな TI DSP で利用できます。対象とする製品には、ATA、VoIP サーバーおよびゲートウェイ、HPNA ベースの IPBX、ビデオ監視、音声およびビデオ会議、音声およびデータ RF デバイス、RoIP ゲートウェイ、政府機関向けセキュア・デバイス、合法的傍受ソフトウェア、医療用デバイス、組み込みモデム、T.38 ファックス、FoIP などがあります。

Vocal Technologies の詳細については https://www.vocal.com をご覧ください。
VOCAL Technologies, Ltd. からの提供
サードパーティ・サイトを表示
シミュレーション・モデル

C6474 ZUN BSDL Model

SPRM335.ZIP (7 KB) - BSDL Model
ダウンロード
シミュレーション・モデル

C6474 ZUN IBIS Model (Rev. A)

SPRM336A.ZIP (516 KB) - IBIS Model
ダウンロード
設計ツール

PROCESSORS-3P-SEARCH — Arm-based MPU, arm-based MCU and DSP third-party search tool

TI has partnered with companies to offer a wide range of software, tools, and SOMs using TI processors to accelerate your path to production. Download this search tool to quickly browse our third-party solutions and find the right third-party to meet your needs. The software, tools and modules (...)
ダウンロード
パッケージ ピン数 ダウンロード
(CUN) 561 オプションの表示
FCBGA (GUN) 561 オプションの表示

購入と品質

含まれる情報：
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

すべてのフォーラムトピックを英語で表示

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ