マルチコア・デジタル・シグナル・プロセッサ
製品の詳細
パラメータ
特長
- Key Features
- High-Performance Multicore DSP (C6474)
- Instruction Cycle Time: 0.83 ns (1.2-GHz Device); 1 ns (1-GHz Device); 1.18 ns (850-MHz Device)
- Clock Rate: 1 GHz to 1.2 GHz (1.2-GHz Device); 1 GHz (1-GHz Device); 850 MHz (850-MHz Device)
- Commercial Temperature and Extended Tmperature
- 3 TMS320C64x+™ DSP Cores; Six RSAs for CDMA Processing (2 per core)
- Enhanced VCP2/TCP2
- Frame Synchronization Interface
- 16-/32-Bit DDR2-667 Memory Controller
- EDMA3 Controller
- Antenna Interface
- Two 1x Serial RapidIO® Links, v1.2 Compliant
- One 1.8-V Inter-Integrated Circuit (I2C) Bus
- Two 1.8-V McBSPs
- 1000 Mbps Ethernet MAC (EMAC)
- Six 64-Bit General-Purpose Timers
- 16 General-Purpose I/O (GPIO) Pins
- Internal Semaphore Module non-UMTS Systems
- System PLL and PLL Controller/DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
- High-Performance Multicore DSP (C6474)
- Instruction Cycle Time:
- 1.2-GHz Device: 1.0-ns to 0.83-ns
- 1-GHz Device: 1-ns
- 850-MHz Device: 1.18 ns
- Clock Rate:
- 1.2-GHz Device: 1-GHz to 1.2-GHz
- 1-GHz Device: 1-GHz
- 850-MHz Device: 850 MHz
- Eight 32-Bit Instructions/Cycle
- Commercial Temperature:
- 1.2-GHz Device: 0°C to 95°C
- 1-GHz Device: 0°C to 100°C
- 850-MHZ and 1-GHz Device: 0°C to 100°C
- Extended Temperature:
- 1.2-GHz Device: -40°C to 95°C(1)
- 1-GHz Device: -40°C to 100°C
- Instruction Cycle Time:
- 3 TMS320C64x+™ DSP Cores
- Dedicated SPLOOP Instructions
- Compact Instructions (16-Bit)
- Exception Handling
- TMS320C64x+ Megamodule L1/L2 Memory Architecture
- 256 K-Bit (32 K-Byte) L1P Program Cache [Direct Mapped]
- 256 K-Bit (32 K-Byte) L1D Data Cache [2-Way Set-Associative]
- 512 K-Bit (64 K-Byte) L3 ROM
- Enhanced VCP2
- Supports Over 694 7.95-Kbps AMR
- Enhanced Turbo Decoder Coprocessor (TCP2)
- Supports up to Eight 2-Mbps 3 GPP (6 Iterations)
- Endianness: Little Endian, Big Endian
- Frame Synchronization Interface
- Time Alignment Between Internal Subsystems, External Devices/System
- OBSAI RP1 Compliant for Frame Burst Data
- Alternate Interfaces for non-RP1 and non-UMTS Systems
- 16-/32-Bit DDR2-667 Memory Controller
- EDMA3 Controller (64 Independent Channels)
- Antenna Interface
- 6 Configurable Links (Full Duplex)
- Supports OBSAI RP3 Protocol, v1.0: 768-Mbps, 1.536-, 3.072-Gbps Link Rates
- Supports CPRI Protocol V2.0:614.4-Mbps, 1.2288-, 2.4576-Gbps Link Rates
- Clock Input Independent or Shared with CPU (Selectable at Boot-Time)
- Two 1x Serial RapidIO® Links, v1.2 Compliant
- 1.25-, 2.5-, 3.125-Gbps Link Rates
- Message Passing and DirectIO Support
- Error Management Extensions and Congestion Control
- One 1.8-V Inter-Integrated Circuit (I2C) Bus
- Two 1.8-V McBSPs
- 1000 Mbps Ethernet MAC (EMAC)
- IEEE 802.3 Compliant
- Supports SGMII, v1.8 Compliant
- 8 Independent Transmit (TX) and 8 Independent Receive (RX) Channels
- Six 64-Bit General-Purpose Timers
- Configurable up to Twelve 32-Bit Timers
- Configurable in a Watchdog Timer mode
- 16 General-Purpose I/O (GPIO) Pins
- Internal Semaphore Module
- Software Method to Control Access to Shared Resources
- 32 General Purpose Semaphore Resources
- System PLL and PLL Controller
- DDR PLL and PLL Controller, Dedicated to DDR2 Memory Controller
- IEEE-1149.1 and IEEE-1149.6 (JTAG™) Boundary-Scan-Compatible
- 561-Pin Ball Grid Array (BGA) Packages (CUN, GUN, or ZUN Suffix), 0.8-mm Ball Pitch
- 0.065-µm/7-Level Cu Metal Process (CMOS)
- SmartReflex™ Class 0 Enabled - 0.9-V to 1.2-V Adaptive Core Voltage
- 1.8-V, 1.1-V I/Os
(1)Note: Advance Information is presented in this document for the C6474 1.2-GHz extended temperature device.
All trademarks are the property of their respective owners.
概要
The TMS320C64x+ DSPs (including the TMS320C6474 device) are the highest-performance multicore DSP generation in the TMS320C6000™ DSP platform.
The C6474 device is based on the third-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI).
The C64x+™ devices are upward code-compatible from previous devices that are part of the C6000™ DSP platform.
No design support from TI available
This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.
技術資料
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
eInfochips は、製品エンジニアリングおよび設計サービスの企業です。20 年以上の経験、500 を超える製品開発、世界 140 か国でのサービス実績は 4000 万回を超えています。複数の業界にまたがる多くの Fortune 500企業にターンキー・テクノロジー・ソリューションを提供しています。アロー・カンパニーである eInfochips は、プロトタイプの製造から生産まで、さらに認定までも支援できる製造パートナーのための強力なエコシステムを提供します。生産の移行に伴う変更を低減するために、委託製造業者と緊密に連携して、テスト（DFT）と製造（DFM）に対して設計を最適化します。eInfochips のシステム・オン・モジュール（SOM）と価モジュール（EVM）は、テキサス・インスツルメンツのデジタル信号プロセッサ（DSP）およびメディア・プロセッサ向けに設計されています。
概要
- TMDSEVM6472 - TMS320C6472 Evaluation Module (EVM) is a standalone low cost board. It includes single high-performance C6472 DSP on-board with:
- 256 MB of 533 MHz DDR2
- 128 MB Nand Flash
- 1Mb I2C EEPROM for local boot (remote boot possible)
- Two SGMII 10/100/1000 Ethernet ports (...)
特長
- Single C6472 processor
- 256 MB of 533MHz DDR2
- 128 MB Nand Flash
- 1Mb I2C EEPROM for local boot (remote boot possible)
- Two 10/100/1000 Ethernet ports on board with MDIO
- RS232 UART
- Single module 170-pin AMC expansion for SRIO, TSIP, EMAC0, EMAC1 and I2C
- C6455 EVM pin-compatible HPI daughter card connector
- 2 (...)
ソフトウェア開発
NOTE: K2x, C665x and C667x devices are now actively maintained on the Processor-SDK release stream. See links above.
Our Multicore Software Development Kits (MCSDK) provide highly-optimized bundles of foundational, platform-specific drivers to enable development on selected TI ARM and DSP devices (...)
特長
MCSDK
Provides foundational software for ARM+DSP devices. It encapsulates a collection of software elements and tools intended to enable customer application development.
The foundational components include:
- SYS/BIOS real-time embedded operating system on DSP cores
- Linux high-level operating system (...)
Chip Support Library (CSL) - Provides an application programming interface (API) used for configuring and controlling the DSP on-chip peripherals for ease of use and hardware abstraction.
特長
The STK-MED contains optimized C64x+ DSP software for processing blocks commonly found in a medical imaging system. The STK-MED contains a detailed algorithm description, API documentation, benchmarks and test bench for each software module.
The software and test benches can either be run on a CCS (...)
Spectrum Digital XDS200 は、TI 20 ピン・コネクタ（TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属）とホスト側の USB 2.0 (...)
特長
XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ（エミュレータ）ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。
XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。
TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています（付属するアダプタは、モデルによって異なります）。
XDS200 は、従来型の IEEE1149.1（JTAG）、IEEE1149.7（cJTAG）、ARM のシリアル・ワイヤ・デバッグ（SWD）とシリアル・ワイヤ出力（SWO）をサポートしており、+1.5V ～ 4.1V のインターフェイス・レベルで動作します。
IEEE1149.7 つまり Compact JTAG（cJTAG）は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。
シリアル・ワイヤ・デバッグ（SWD）とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力（SWO）を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。
すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード（480Mbps）をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。
XDS200 ファミリには、TI の (...)
The (...)
特長
XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)
The (...)
特長
-
XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)
TCP/IP のネットワーク・デベロッパー・キット
ネットワーク・デベロッパー・キット（NDK）には、TCP/IP スタック、いくつかのネットワーク・アプリケーション、および EMAC デバイス・ドライバが含まれています。これらは、DaVinci™ デジタル・メディア・デバイスおよび、DM643x、DM648、DM642、C6424、C6452、C6455、C6474、C6747、TCI648x デバイスを含む、TMS320C600™ 高性能 DSP 上の DSP/BIOS で動作します。
参照： NDK ダウンロード・ページ（英語） – 現行および以前のバージョン
参照： DSP ターゲット・コンテンツ・インフラ（英語） – すべてのターゲット・ソフトウェア
参照： Wiki： NDK ライセンスと入手情報（英語）
参照： TI エンジニア・コミュニティ
特長
NDK の内容：
- コア TCP/IP プロトコル・スタック： VLAN パケット・プライオリティ・マーキング、TCP、UDP、ICMP、IGMP、IP、および ARP を含む、デュアルモード IPv6/IPv4 スタック、バイナリのみ
- ネットワーク・アプリケーション： HTTP、TELNET、TFTP、DNS、DHCP（IPv4 のみ）のソースとバイナリ
- アプリーケーション・プログラミング・インターフェイス： BSD ソケット、イーサネットのサポートを含む
- デバイス・ドライバ：サポートされている DSP のオンチップ EMAC 用 テスト済みデバイス・ドライバ、ソースおよびバイナリで提供
NDK の使用に必須の項目：
- DSP/BIOS および Code Composer Studio IDE（CCStudio）v3.3 以降
参照： DSP/BIOS フォルダ
参照： Code Composer Studio IDE 概要
参照： CCStudio IDE フォルダ
無償の開発および製造ライセンス
NDK は、開発用と製造用ともに無償で入手できます。
含まれるもの
- NDK は、無償でダウンロード可能であり、 TI のサポートされている全てのデバイス用の TCP/IP スタック・バイナリ・ライブラリを含んでいます。
- ネットワーク・アプリケーション、ジャンボ・パケット・バッファ・マネージャ、およびデバイス・ドライバのソース・コードとバイナリ・ライブラリを提供しています。
- NDK には、サンプル・プログラムや資料（リリース・ノート、ユーザー・ガイド、イーサネット・ドライバ・デザイン・ガイドおよびプログラマーズ・ガイド）も含まれています。
また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C コードを使用すると、ユーザーの皆様はこれらの関数をインライン化し、さらに性能を改善できます。
特長
| 単精度と倍精度の算術関数 | 単精度と倍精度の変換関数 |
| 浮動小数点の加算 | 浮動小数点から 32 ビット符号付き整数への変換 |
| 32 ビット符号付き整数から浮動小数点への変換 | |
| 浮動小数点の除算 | 浮動小数点から 40 ビット符号付き長整数への変換 |
| 40 ビット符号付き長整数から浮動小数点への変換 | |
| 浮動小数点の乗算 | 浮動小数点から 32 ビット符号なし整数への変換 |
| 32 ビット符号なし整数から浮動小数点への変換 | |
| 浮動小数点の逆数 | 浮動小数点から 40 ビット符号なし長整数への変換 |
| 40 ビット符号なし長整数から浮動小数点への変換 | |
| 浮動小数点の減算 | 倍精度浮動小数点から単精度浮動小数点への変換 |
| 単精度浮動小数点から倍精度浮動小数点への変換 |
特長
Image Analysis
- Image boundry and perimeter
- Morphological operation
- Edge detection
- Image Histogram
- Image thresholding
Image filtering and format conversion
- Color space conversion
- Image convolution
- Image correlation
- Error diffusion
- Median filtering
- Pixel expansion
Image compression and decompression
- Forward and (...)
特長
Optimized DSP routines including functions for:
- Adaptive filtering
- Correlation
- FFT
- Filtering and convolution: FIR, biquad, IIR, convolution
- Math: Dot products, max value, min value, etc.
- Matrix operations
特長
- v8.3.0 以降の C6000 コード生成ツールで使用可能：
- C++14 規格 ISO/IEC 14882:2014 のサポート（C++03 はサポート対象外）
- リリース v8.2.0 以降の C6000 コード生成ツールで使用可能：
- 浮動小数点から unsigned char（符号なし文字型）または unsigned short（符号なし短整数型）への変換により、RTS ライブラリ呼び出しを生成
- OpenCL-C ベクタ型性能の改善
- リリース v8.1.0 以降の C6000 コード生成ツールで使用可能：
- OpenCL-C カーネルのコンパイルの際にコンパイル時間とメモリ使用量を節減
TI コンパイラのサポート
TI E2E™ コミュニティでは TI コンパイラへのサポートを提供しています。
Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors
Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)
特長
For best design results, find the codec(s) optimized for your platform. If none are available, click GET SOFTWARE button (above) for codecs optimized for TI C64x+ core-based devices (i.e. most devices in the OMAP35x, TMS320C645x, TMS320C647x, TMS320DM646x, TMS320DM644x and TMS320DM643x families).
- For (...)
Vocal Technologies の詳細については https://www.vocal.com をご覧ください。
設計ツールとシミュレーション
CAD/CAE シンボル
| パッケージ | ピン数 | ダウンロード |
|---|---|---|
| (CUN) | 561 | オプションの表示 |
| FCBGA (GUN) | 561 | オプションの表示 |