トップ

製品の詳細

パラメータ

DSP 2 C66x On-chip L2 cache/RAM 2048 KB Other on-chip memory 1024 KB Total on-chip memory (KB) 3200 Operating system DSP/BIOS DRAM DDR3 Ethernet MAC 10/100/1000 PCI/PCIe 2 PCIe Gen2 Serial I/O Hyperlink, I2C, RapidIO, SPI, TSIP, UART I2C 1 SPI 1 Operating temperature range (C) -40 to 100, 0 to 85 UART (SCI) 2 Rating Catalog open-in-new その他の C6000 浮動小数点 DSP

特長

  • One (C6655) or Two (C6657) TMS320C66x™ DSP Core Subsystems (CorePacs), Each With
    • 850 MHz (C6657 only), 1.0 GHz, or 1.25 GHz C66x Fixed- and Floating-Point CPU Core
      • 40 GMAC per Core for Fixed Point @ 1.25 GHz
      • 20 GFLOP per Core for Floating Point @ 1.25 GHz
  • Multicore Shared Memory Controller (MSMC)
    • 1024KB MSM SRAM Memory
      (Shared by Two DSP C66x CorePacs for C6657)
    • Memory Protection Unit for Both MSM SRAM and DDR3_EMIF
  • Multicore Navigator
    • 8192 Multipurpose Hardware Queues with Queue Manager
    • Packet-Based DMA for Zero-Overhead Transfers
  • Hardware Accelerators
    • Two Viterbi Coprocessors
    • One Turbo Coprocessor Decoder
  • Peripherals
    • Four Lanes of SRIO 2.1
      • 1.24, 2.5, 3.125, and 5 GBaud Operation Supported Per Lane
      • Supports Direct I/O, Message Passing
      • Supports Four 1×, Two 2×, One 4×, and Two 1× + One 2× Link Configurations
    • PCIe Gen2
      • Single Port Supporting 1 or 2 Lanes
      • Supports up to 5 GBaud Per Lane
    • HyperLink
      • Supports Connections to Other KeyStone Architecture Devices Providing Resource Scalability
      • Supports up to 40 Gbaud
    • Gigabit Ethernet (GbE) Subsystem
      • One SGMII Port
      • Supports 10-, 100-, and 1000-Mbps Operation
    • 32-Bit DDR3 Interface
      • DDR3-1333
      • 4GB of Addressable Memory Space
    • 16-Bit EMIF
    • Universal Parallel Port
      • Two Channels of 8 Bits or 16 Bits Each
      • Supports SDR and DDR Transfers
    • Two UART Interfaces
    • Two Multichannel Buffered Serial Ports (McBSPs)
    • I2C Interface
    • 32 GPIO Pins
    • SPI Interface
    • Semaphore Module
    • Up to Eight 64-Bit Timers
    • Two On-Chip PLLs
  • Commercial Temperature:
    • 0°C to 85°C
  • Extended Temperature:
    • –40°C to 100°C

All trademarks are the property of their respective owners.

open-in-new その他の C6000 浮動小数点 DSP

概要

The C665x are high performance fixed- and floating-point DSPs that are based on TI’s KeyStone multicore architecture. Incorporating the new and innovative C66x DSP core, this device can run at a core speed of up to 1.25 GHz. For developers of a broad range of applications, both C665x DSPs enable a platform that is power-efficient and easy to use. In addition, the C665x DSPs are fully backward compatible with all existing C6000™ family of fixed- and floating-point DSPs.

TI’s KeyStone architecture provides a programmable platform integrating various subsystems (C66x cores, memory subsystem, peripherals, and accelerators) and uses several innovative components and techniques to maximize intradevice and interdevice communication that lets the various DSP resources operate efficiently and seamlessly. Central to this architecture are key components such as Multicore Navigator that allows for efficient data management between the various device components. The TeraNet is a nonblocking switch fabric enabling fast and contention-free internal data movement. The multicore shared memory controller allows access to shared and external memory directly without drawing from switch fabric capacity.

For fixed-point use, the C66x core has 4× the multiply accumulate (MAC) capability of C64x+ cores. In addition, the C66x core integrates floating-point capability and the per-core raw computational performance is an industry-leading 40 GMACS per core and 20 GFLOPS per core (@1.25 GHz operating frequency). The C66x core can execute 8 single precision floating-point MAC operations per cycle and can perform double- and mixed-precision operations and is IEEE 754 compliant. The C66x core incorporates 90 new instructions (compared to the C64x+ core) targeted for floating-point and vector math oriented processing. These enhancements yield sizeable performance improvements in popular DSP kernels used in signal processing, mathematical, and image acquisition functions. The C66x core is backward code-compatible with TI’s previous generation C6000 fixed- and floating-point DSP cores, ensuring software portability and shortened software development cycles for applications migrating to faster hardware.

The C665x DSP integrates a large amount of on-chip memory. In addition to 32KB of L1 program and data cache, 1024KB of dedicated memory can be configured as mapped RAM or cache. The device also integrates 1024KB of Multicore Shared Memory that can be used as a shared L2 SRAM and/or shared L3 SRAM. All L2 memories incorporate error detection and error correction. For fast access to external memory, this device includes a 32-bit DDR-3 external memory interface (EMIF) running at a rate of 1333 MHz and has ECC DRAM support.

This family supports a number of high-speed standard interfaces including RapidIO ver 2, PCI Express Gen2, and Gigabit Ethernet. This family of DSPs also includes I2C, UART, Multichannel Buffered Serial Port (McBSP), Universal Parallel Port (uPP), and a 16-bit asynchronous EMIF, along with general-purpose CMOS IO. For high throughput, low latency communication between devices or with an FPGA, a 40-Gbaud full-duplex interface called HyperLink is included.

The C665x devices have a complete set of development tools, which includes: an enhanced C compiler, an assembly optimizer to simplify programming and scheduling, and a Windows® debugger interface for visibility into source code execution.

TI’s KeyStone Multicore Architecture provides a high performance structure for integrating RISC and DSP cores with application-specific coprocessors and I/O. The KeyStone architecture is the first of its kind that provides adequate internal bandwidth for nonblocking access to all processing cores, peripherals, coprocessors, and I/O. This internal bandwidth is achieved with four main hardware elements: Multicore Navigator, TeraNet, Multicore Shared Memory Controller, and HyperLink.

Multicore Navigator is an innovative packet-based manager that controls 8192 queues. When tasks are allocated to the queues, Multicore Navigator provides hardware-accelerated dispatch that directs tasks to the appropriate available hardware. The packet-based system on a chip (SoC) uses the two Tbps capacity of the TeraNet switched central resource to move packets. The Multicore Shared Memory Controller lets processing cores access shared memory directly without drawing from the capacity of TeraNet, so packet movement cannot be blocked by memory access.

HyperLink provides a 40-Gbaud chip-level interconnect that lets SoCs work in tandem. The low-protocol overhead and high throughput of HyperLink make an ideal interface for chip-to-chip interconnections. Working with Multicore Navigator, HyperLink dispatches tasks to tandem devices transparently and executes tasks as if they are running on local resources.

open-in-new その他の C6000 浮動小数点 DSP
ダウンロード

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 81
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320C6655 and TMS320C6657 Fixed and Floating-Point Digital Signal Processor データシート 2019年 9月 4日
* エラッタ TMS320C6654/5/7 Fixed and Floating-Point DSP Silicon Errata (Silicon Rev 1.0) 2016年 5月 19日
ユーザー・ガイド SYS/BIOS (TI-RTOS Kernel) User's Guide 2020年 6月 1日
アプリケーション・ノート How to Migrate Old CCS 3.x Projects to the Latest CCS 2020年 2月 6日
アプリケーション・ノート Keystone Error Detection and Correction EDC ECC 2019年 8月 12日
アプリケーション・ノート FFT 2019年 6月 11日
アプリケーション・ノート KeystoneI Bootloader Resources and FAQ 2019年 5月 29日
アプリケーション・ノート Keystone Multicore Device Family Schematic Checklist 2019年 5月 17日
アプリケーション・ノート Hardware Design Guide for KeyStone Devices 2019年 3月 21日
アプリケーション・ノート KeyStone I DDR3 interface bring-up 2019年 3月 6日
ホワイト・ペーパー Designing professional audio mixers for every scenario 2018年 6月 28日
ユーザー・ガイド SYS/BIOS (TI-RTOS Kernel) User's Guide 2018年 2月 7日
アプリケーション・ノート DDR3 Design Requirements for KeyStone Devices 2018年 1月 23日
アプリケーション・ノート Thermal Design Guide for DSP and ARM Application Processors 2017年 8月 14日
ユーザー・ガイド Phase-Locked Loop (PLL) for KeyStone Devices User's Guide 2017年 7月 26日
アプリケーション・ノート PCI Express (PCIe) Resource Wiki for Keystone Devices 2017年 5月 19日
アプリケーション・ノート Processor SDK RTOS Audio Benchmark Starterkit 2017年 4月 12日
アプリケーション・ノート Power Consumption Summary for KeyStone C66x Devices 2017年 2月 2日
アプリケーション・ノート KeyStone DDR3 Initialization 2016年 10月 28日
アプリケーション・ノート Keystone NDK FAQ 2016年 10月 3日
その他の技術資料 TMS320C6657/55/54 Power efficient high performance for process-intensive apps 2016年 5月 23日
アプリケーション・ノート SERDES Link Commissioning on KeyStone I and II Devices 2016年 4月 13日
ホワイト・ペーパー Multicore SoCs stay a step ahead of SoC FPGAs 2016年 2月 23日
アプリケーション・ノート TI DSP Benchmarking 2016年 1月 13日
アプリケーション・ノート Plastic Ball Grid Array [PBGA] Application Note 2015年 8月 13日
技術記事 “Swiss Army Knife” of audio codecs 2015年 6月 26日
ユーザー・ガイド Enhanced Direct memory Access 3 (EDMA3) for KeyStone Devices User's Guide 2015年 5月 6日
ユーザー・ガイド Multicore Navigator (CPPI) for KeyStone Architecture User's Guide 2015年 4月 9日
ホワイト・ペーパー TI’s processors leading the way in embedded analytics 2015年 3月 3日
ユーザー・ガイド DDR3 Memory Controller for KeyStone I Devices User's Guide 2015年 1月 20日
アプリケーション・ノート TI Draco IBIS-AMI Models 2014年 10月 9日
アプリケーション・ノート TI Rincewind IBIS-AMI Models 2014年 10月 9日
ユーザー・ガイド Power Sleep Controller (PSC) for KeyStone Devices User's Guide 2014年 9月 4日
ユーザー・ガイド Serial RapidIO (SRIO) for KeyStone Devices User's Guide 2014年 9月 3日
その他の技術資料 KeyStone Lab Manual - Training 2014年 6月 5日
ユーザー・ガイド System Analyzer User's Guide 2013年 11月 18日
ユーザー・ガイド PCI Express (PCIe) for KeyStone Devices User's Guide 2013年 9月 30日
ユーザー・ガイド Bootloader for KeyStone Architecture User's Guide 2013年 7月 15日
ホワイト・ペーパー Accelerating high-performance computing development with Desktop Linux SDK 2013年 7月 8日
ユーザー・ガイド C66x CorePac User's Guide 2013年 6月 28日
ユーザー・ガイド Memory Protection Unit (MPU) for KeyStone Devices User's Guide 2013年 6月 28日
ユーザー・ガイド HyperLink for KeyStone Devices User's Guide 2013年 5月 28日
その他の技術資料 OpenMP Programming for TMS320C66x Multicore DSPs 2012年 11月 5日
アプリケーション・ノート SerDes Implementation Guidelines for the C66x 2012年 10月 31日
その他の技術資料 TMS320C66x high-performance multicore DSPs for video surveillance 2012年 9月 6日
アプリケーション・ノート Multicore Programming Guide 2012年 8月 29日
技術記事 Intelligence at the edge 2012年 8月 27日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 7.3 User's Guide 2012年 8月 21日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 7.3 User's Guide 2012年 8月 21日
ユーザー・ガイド Ethernet Media Access Controller (EMAC) User's Guide for KeyStone Devices 2012年 7月 12日
ユーザー・ガイド Universal Parallel Port (UPP) User's Guide for KeyStone Devices 2012年 6月 11日
ユーザー・ガイド Multichannel Buffered Serial Port (MCBSP) User's Guide for KeyStone Devices 2012年 5月 25日
ホワイト・ペーパー Leveraging TI’s multicore processors for machine vision applications 2012年 5月 9日
ユーザー・ガイド Semaphore2 Hardware Module for KeyStone Devices User's Guide 2012年 4月 24日
ユーザー・ガイド Serial Peripheral Interface (SPI) for KeyStone Devices User’s Guide 2012年 3月 30日
ユーザー・ガイド Interrupt Controller (INTC) for KeyStone Devices User's Guide 2012年 3月 27日
ホワイト・ペーパー Superior performance at breakthrough size, weight & power 2012年 3月 26日
ユーザー・ガイド 64-Bit Timer (Timer64) for KeyStone Devices User's Guide 2012年 3月 22日
ホワイト・ペーパー KeyStone II Multicore Tackles Asymmetric Processor Programming Challenges 2012年 2月 23日
アプリケーション・ノート PCIe Use Cases for KeyStone Devices 2011年 12月 13日
ユーザー・ガイド Multicore Shared Memory Controller (MSMC) for KeyStone Devices User's Guide 2011年 10月 15日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド Embedded Trace for KeyStone Devices User's Guide 2011年 9月 22日
ユーザー・ガイド Inter-Integrated Circuit (I2C) User's Guide for the C66x DSP 2011年 9月 2日
ホワイト・ペーパー KeyStone Multicore SoC Tool Suite: one platform for all needs 2011年 6月 17日
ユーザー・ガイド Viterbi-Decoder Coprocessor 2 (VCP2) for KeyStone Devices User's Guide 2011年 6月 10日
ユーザー・ガイド External Memory Interface (EMIF16) for KeyStone Devices User's Guide 2011年 5月 24日
ホワイト・ペーパー Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
アプリケーション・ノート TMS320C66x DSP Generation of Devices 2011年 4月 25日
ホワイト・ペーパー Software-Based Ultrasound Phase Rotation Beamforming on Multi-core DSP 2011年 3月 16日
ホワイト・ペーパー Software-based Ultrasound Beamforming on Multi-core DSPs 2011年 3月 6日
ホワイト・ペーパー KeyStone Memory Architecture White Paper 2010年 12月 21日
ユーザー・ガイド TMS320C649x DSP Turbo Decoder Coprocessor 3 (TCP3D) Peripheral User's Guide 2010年 11月 18日
ユーザー・ガイド C66x DSP Cache User's Guide 2010年 11月 9日
アプリケーション・ノート Clocking Design Guide for KeyStone Devices 2010年 11月 9日
ユーザー・ガイド DRx52x Inter-Integrated Circuit (I2C) Reference Guide 2010年 11月 9日
ユーザー・ガイド General-Purpose Input/Output (GPIO) User's Guide for the C66x DSP 2010年 11月 9日
アプリケーション・ノート Optimizing Loops on the C66x DSP 2010年 11月 9日
ユーザー・ガイド TMS320C649x DSP Universal Asynchronous Receiver/Transmitter (UART) User’s Guide 2010年 11月 9日
ユーザー・ガイド Flip Chip Ball Grid Array Package Reference Guide 2005年 5月 23日
アプリケーション・ノート Application Note 1281 Bumped Die (Flip Chip) Packages 2004年 5月 1日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
499
概要

The TMS3206657 Lite Evaluation Module (EVM), is an easy-to-use, cost-efficient development tool that helps developers quickly get started with designs using the C6657 or C6655 or C6654 family of DSPs. The EVM includes an on-board, single C6657 processor with robust connectivity options that allows (...)

評価基板 ダウンロード
概要

eInfochips は、製品エンジニアリングおよび設計サービスの企業です。20 年以上の経験、500 を超える製品開発、世界 140 か国でのサービス実績は 4000 万回を超えています。複数の業界にまたがる多くの Fortune 500企業にターンキー・テクノロジー・ソリューションを提供しています。アロー・カンパニーである eInfochips は、プロトタイプの製造から生産まで、さらに認定までも支援できる製造パートナーのための強力なエコシステムを提供します。生産の移行に伴う変更を低減するために、委託製造業者と緊密に連携して、テスト(DFT)と製造(DFM)に対して設計を最適化します。eInfochips のシステム・オン・モジュール(SOM)と価モジュール(EVM)は、テキサス・インスツルメンツのデジタル信号プロセッサ(DSP)およびメディア・プロセッサ向けに設計されています。

ドーター・カード ダウンロード
Sheldon DSP-FPGA ボード
Sheldon Instruments, Inc. からの提供
概要
Sheldon Instruments は、PCIe/PCI、PCI104e/PCI104、XMC/PMC、および CompactPCI システム向けの、DSP ベースの COTS データ・アクイジションおよび制御ハードウェアを、さまざまなアプリケーションや市場向けのドライバやリアルタイム開発ソフトウェアとともに設計、製造しています。

Sheldon Instruments の詳細については https://sheldoninstruments.com をご覧ください。




ソフトウェア開発

ソフトウェア開発キット (SDK) ダウンロード
C665x プロセッサ向けプロセッサ SDK:TI-RTOS をサポート
PROCESSOR-SDK-C665X Processor SDK (Software Development Kit) is a unified software platform for TI embedded processors providing easy setup and fast out-of-the-box access to benchmarks and demos.  All releases of Processor SDK are consistent across TI’s broad portfolio, allowing developers to seamlessly (...)
特長

 

RTOS features:

  • Full driver availability
  • Debug and instrumentation utilities
  • Board support package
  • Demonstrations and examples
  • Code Composer Studio™ IDE for RTOS development
  • Documentation

The Processor SDK is free, and does not require any run-time royalties to Texas Instruments.

 

デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

295
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

1495
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
DSP 演算ライブラリ、浮動小数点デバイス用
MATHLIB — The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
特長
  • Types of functions included:
    • Trigonometric and hyperbolic: Sin, Cos, Tan, Arctan, etc.
    • Power, exponential, and logarithmic
    • Reciprocal
    • Square root
    • Division
  • Natural C Source Code
  • Optimized C code with Intrinsics
  • Hand-coded assembly-optimized routines
  • C-callable routines, which can be inlined and are fully (...)
ドライバとライブラリ ダウンロード
C64x+IMGLIB
SPRC264 C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Image Analysis

  • Image boundry and perimeter
  • Morphological operation
  • Edge detection
  • Image Histogram
  • Image thresholding

Image filtering and format conversion

  • Color space conversion
  • Image convolution
  • Image correlation
  • Error diffusion
  • Median filtering
  • Pixel expansion

Image compression and decompression

  • Forward and (...)
ドライバとライブラリ ダウンロード
C64x+DSPLIB
SPRC265 TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
特長

Optimized DSP routines including functions for:

  • Adaptive filtering
  • Correlation
  • FFT
  • Filtering and convolution: FIR, biquad, IIR, convolution
  • Math: Dot products, max value, min value, etc.
  • Matrix operations
ドライバとライブラリ ダウンロード
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
C6000 コード生成ツール:コンパイラ
C6000-CGT — TI C6000 C/C++ コンパイラ / アセンブリ言語ツールは C66x マルチコア、C674x、C64x+ シングルコア・デジタル・シグナル・プロセッサなどの TI C6000 デジタル・シグナル・プロセッサ・プラットフォーム向けアプリケーションの開発をサポートしています。
特長
  • v8.3.0 以降の C6000 コード生成ツールで使用可能:
    • C++14 規格 ISO/IEC 14882:2014 のサポート(C++03 はサポート対象外)
  • リリース v8.2.0 以降の C6000 コード生成ツールで使用可能:
    • 浮動小数点から unsigned char(符号なし文字型)または unsigned short(符号なし短整数型)への変換により、RTS ライブラリ呼び出しを生成
    • OpenCL-C ベクタ型性能の改善
  • リリース v8.1.0 以降の C6000 コード生成ツールで使用可能:
    • OpenCL-C カーネルのコンパイルの際にコンパイル時間とメモリ使用量を節減

TI コンパイラのサポート

TI E2E™ コミュニティでは TI コンパイラへのサポートを提供しています。
IDE (統合開発環境)、構成機能、コンパイラ、デバッガ ダウンロード
マルチコア・プロセッサ Code Composer Studio(CCStudio)統合開発環境(IDE)
CCSTUDIO-KEYSTONE

Download the latest version of Code Composer Studio

Code Composer Studio™ - Integrated Development Environment for Multicore DSP and ARM including KeyStone Processors and Jacinto Processors

Code Composer Studio is an integrated development environment (IDE) that supports TI's Microcontroller and Embedded Processors portfolio. Code Composer Studio (...)

ソフトウェア・コーデック ダウンロード
コーデック - ビデオ、スピーチ - C66x ベース・デバイス用
C66XCODECS TI のコーデックは無償であり、量産ライセンスが付属しているほか、今すぐダウンロードできます。いずれも量産テスト済みで、ビデオや音声の各アプリケーションに簡単に統合可能です。多くの場合、C66x プラットフォーム向けの C64x+ コーデックが提供済みであり、検証済みです。各インストーラやダウンロード・ページから、データシートとリリース・ノートが利用可能です。

(上記の) 「GET SOFTWARE」ボタンをクリックして入手できるコーデックは、TI が現時点で提供している、最新のテスト済みバージョンです。さらに、一部のアプリケーション・デモで、TI コーデックの各バージョンを入手することもできます。 デモ内のコーデックのバージョンは、入手可能な最新版であることも、最新版ではないこともあります。

特長
  • フィールドで強化済みおよびテスト済み
  • LINUX と WINDOWS の各インストーラ
  • コーデック・エンジン・ベースのテストを実施する際に、標準的な EVM 上で XDC のパッケージ化と検証を実施済み
  • エンコーダとデコーダの両方が入手可能
  • すべてのコーデックは eXpressDSP™ 準拠であり、XDM 1.x インターフェイスのいずれかを実装
  • 性能データは、各コーデックのデータシートで規定済み
エンコード
  • 750MHz 動作のシングルコア C66x DSP から 1.25GHz 動作の 8 コア C66x DSP で構成されたマルチコア SoC にいたるまで、TI の DSP はスケーラブルで電力効率の優れたプラットフォームを提供しています。これにより、低解像度からフル HD やウルトラ HD にいたるまであらゆる解像度のエンコード・ソリューションを実現することができます。
  • 以下の表は、TI の DSP を使用してさまざまなエンコード・ソリューションを実現する場合に必要な C66x DSP コアと TMS320C6678 デバイスの推定数を示しています。
  • Base、Main、High の各プロファイルをサポート。
  • このエンコーダは、以下で説明する性能測定を行う目的で使用します。

H.264 / AVC (オーディオ・ビデオ・コーディング) のエンコード

H.264 エンコーダのプロファイル

解像度とフレーム・レート

必要な 1.25GHz 動作の C66x DSP コアの数

必要な 1.25GHz 動作の TMS320C6678 デバイスの数

Base Profile(BP)

480p30

0.5 コア

<1 デバイス

Base (...)

ソフトウェア・コーデック ダウンロード
Vocal Technologies の DSP VoIP コーデック
VOCAL Technologies, Ltd. からの提供 — 25 年を超えるアセンブリおよび C コード開発の実績がある Vocal のモジュール式ソフトウェア・スイートは、さまざまな TI DSP で利用できます。対象とする製品には、ATA、VoIP サーバーおよびゲートウェイ、HPNA ベースの IPBX、ビデオ監視、音声およびビデオ会議、音声およびデータ RF デバイス、RoIP ゲートウェイ、政府機関向けセキュア・デバイス、合法的傍受ソフトウェア、医療用デバイス、組み込みモデム、T.38 ファックス、FoIP などがあります。

Vocal Technologies の詳細については https://www.vocal.com をご覧ください。

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM570.ZIP (415 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM572.ZIP (21 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM600.ZIP (178 KB) - Power Model
シミュレーション・モデル ダウンロード
SPRM742.ZIP (969314 KB) - IBIS Model
回路図 ダウンロード
SPRR178.ZIP (12 KB)
回路図 ダウンロード
SPRR183.ZIP (3 KB)

リファレンス・デザイン

リファレンス・デザイン ダウンロード
音声ベース・アプリケーション向けオーディオ前処理システムのリファレンス・デザイン
TIDEP-0099 — This reference design uses multiple microphones, a beamforming algorithm, and other processes to extract clear speech and audio amidst noise and other clutter.  The rapid increase in applications that are used in noise-prone environments for voice activated digital assistants creates demand for (...)
document-generic 回路 document-generic ユーザー・ガイド document-generic 英語版をダウンロード (Rev.A)
リファレンス・デザイン ダウンロード
リアルタイム合成開口レーダ(SAR)アルゴリズムを TI の C6678 DSP に実装するリファレンス・デザイン
TIDEP0045 This TI design shows a real-time synthetic aperture radar (SAR) implementation running on a TI's multicore TMS320C6678 digital signal processor (DSP). One of the main challenges of  SAR is to generate high resolution images in real-time, since forming the image involves computationally (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
効率的な OPUS コーデック・ソリューションを実施する TMS320C6657 を使用したリファレンス・デザイン
TIDEP0036 The TIDEP0036 reference design provides an example of the ease of running TI optimized Opus encoder/decoder on the TMS320C6657 device. Since Opus supports a a wide range of bit rates, frame sizes and sampling rates, all with low delay, it has applicability for voice communications, networked audio (...)
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
(CZH) 625 オプションの表示
(GZH) 625 オプションの表示

購入と品質

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ