製品の詳細

DSP 1 C674x DSP MHz (Max) 375, 456 CPU 32-/64-bit Operating system SYS/BIOS Security Basic Secure Boot Ethernet MAC 10/100 Rating Catalog Operating temperature range (C) -40 to 105, -40 to 90, 0 to 90
DSP 1 C674x DSP MHz (Max) 375, 456 CPU 32-/64-bit Operating system SYS/BIOS Security Basic Secure Boot Ethernet MAC 10/100 Rating Catalog Operating temperature range (C) -40 to 105, -40 to 90, 0 to 90
NFBGA (ZCE) 361 NFBGA (ZWT) 361 256 mm² 16 x 16
  • 375/456MHz C674x固定/浮動小数点VLIW DSP
  • C674x 命令セット機能
    • C67x+およびC64x+ ISAのスーパーセット
    • 上限値: 3648MIPS、2746 MFLOPS
    • アドレス可能バイト(8/16/32/64ビット・データ)
    • 8ビット オーバーフロー保護
    • ビット・フィールドの抽出、セット、クリア
    • 正規化、飽和、ビット・カウント
    • 16ビットのコンパクトな命令群
  • C674x レベル2 キャッシュ・メモリ・アーキテクチャ
    • 32KB L1PプログラムRAM/キャッシュ
    • 32KB L1DデータRAM/キャッシュ
    • 256KB マッピングされたユニファイド L2 RAM/キャッシュ
    • フレキシブルなRAM/キャッシュ・パーティション(L1およびL2)
  • 拡張ダイレクト・メモリ・アクセス・コントローラ3 (EDMA 3):
    • チャネル・コントローラ×2
    • 転送コントローラ×3
    • 独立したDMAチャネル×64
    • クイックDMAチャネル×16
    • プログラマブルなバースト転送サイズ
  • TMS320C674x 浮動小数点 VLIW DSPコア
    • 非アラインド・サポート付きのロード/ストア・アーキテクチャ
    • 汎用32ビット・レジスタ×64
    • 32/40ビットALU機能ユニット×6
      • 32ビット整数、SP (IEEE単精度/32ビット)およびDP (IEEE倍精度/64ビット)浮動小数点をサポート
      • 1クロックにSPを4つまで追加すること、2クロック毎にDPを4つまで追加することをサポート
      • サイクル毎の平方根逆数近似(RSQRxP)操作、浮動小数点(SPまたはDP)逆数近似(RCPxP) 2回までをサポート
    • 2つの乗算機能ユニット:
      • 混合精度IEEE浮動小数点乗算のサポート範囲:
        • 2 SP × SP → SP (1クロックごと)
        • 2 SP × SP → DP (2クロックごと)
        • 2 SP × DP → DP (3クロックごと)
        • 2 DP × DP → DP (4クロックごと)
      • 固定小数点乗算では、クロック・サイクルごとに32×32ビット乗算2回、16×16ビット乗算4回、8×8ビット乗算8回のいずれかと、複素乗算をサポート
    • 命令パッキングによるコード・サイズの削減
    • 全命令の条件
    • モジュロ・ループ操作へのハードウェアによるサポート
    • 保護されたモード操作
    • エラー検出とプログラム・リダイレクト用の例外サポート
  • ソフトウェア・サポート:
    • TI DSPBIOS™
    • チップ・サポートおよびDSPライブラリ
  • 1.8Vまたは3.3V LVCMOS I/O (USB およびDDR2インターフェイスを除く)
  • 2種の外部メモリ・インターフェイス:
    • EMIFA
      • NOR (8または16ビット幅データ)
      • NAND (8または16ビット幅データ)
      • 128MBアドレス空間の16ビットSDRAM
    • 次のいずれかを使用するDDR2/Mobile DDRメモリ・コントローラ
      • 256MBアドレス空間の16ビットDDR2 SDRAM
      • 256MBアドレス空間の16ビットmDDR SDRAM
  • 構成可能な16550 UARTモジュール×3:
    • モデム制御信号機能
    • 16バイトFIFO
    • 16xまたは13x のオーバー・サンプリング・オプション
  • 2つのシリアル・ペリフェラル・インターフェイス(SPI)、それぞれに複数のチップ・セレクトを搭載
  • 2つのマルチメディア・カード(MMC)/セキュア・デジタル(SD)カード・インターフェイス、セキュア・データI/O (SDIO)インターフェイス搭載
  • 2つのマスタおよびスレーブI2C Bus™
  • 1つのホスト・ポート・インターフェイス(HPI)、16ビット幅の多重化アドレス/データ・バスにより広帯域幅を実現
  • プログラマブル・リアルタイム・ユニット・サブシステム (PRUSS)
    • 独立したプログラマブル・リアルタイム・ユニット(PRU)コア×2
      • 32ビット ロード/ストア RISC アーキテクチャ
      • コアあたり4KBの命令RAM
      • コアあたり512バイトのデータRAM
      • ソフトウェアによりPRUSSを無効化し電力を削減
      • PRUコアの通常のR31出力に加えて、各PRUのレジスタ30をサブシステムからエクスポート
    • 標準電力管理機能
      • クロック・ゲーティング
      • シングルPSCクロック・ゲーティング・ドメイン内の全サブシステム
    • 専用割り込みコントローラ
    • 専用SCR (Switched Central Resource)
  • USB 2.0 OTGポートと内蔵PHY (USB0)
    • USB 2.0 高速/フルスピード・クライアント
    • USB 2.0 高速/フルスピード/低速ホスト
    • エンドポイント 0 (制御)
    • エンドポイント1、2、3、4 (制御、バルク、割り込み、またはISOC) RX/TX
  • マルチチャネル・オーディオ・シリアル・ポート (McASP)×1:
    • 2つのクロック・ゾーンと16本のシリアル・データ・ピン
    • TDM、I2S、類似フォーマットをサポート
    • DIT可能
    • 送受信用FIFOバッファ
  • 2 マルチチャネル・バッファ・シリアル・ポート (McBSP):
    • TDM、I2S、類似フォーマットをサポート
    • AC97 オーディオ・コーデック・インターフェイス
    • 通信インターフェイス (ST-Bus、H100)
    • 128チャネルTDM
    • 送受信用FIFOバッファ
  • 10/100MbpsイーサネットMAC(EMAC):
    • IEEE 802.3 準拠
    • MIIメディア非依存インターフェイス
    • RMII縮小メディア非依存インターフェイス
    • データ管理I/O (MDIO)モジュール
  • ビデオ・ポート・インターフェイス(VPIF):
    • 8ビットSD (BT.656)×2、16ビット×1またはRAW(8/10/12ビット)×1のビデオ・キャプチャ・チャネル
    • 8ビットSD (BT.656)×2、16ビット×1のビデオ・キャプチャ・チャネル
  • ユニバーサル・パラレル・ポート(uPP)
    • FGPAおよびデータ・コンバータ用高速パラレル・インターフェイス
    • 2つのチャネル上のデータ幅は8~16ビット
    • シングル・データ・レートまたはデュアル・データ・レート転送
    • START、ENABLE、WAIT制御により複数インターフェイスをサポート
  • 32kHz発振器と個別の電源レールを持つリアルタイム・クロック(RTC)
  • 64ビット汎用タイマ(各タイマは、32ビット タイマ2個として構成可能)×3
  • 64ビット汎用タイマ、またはウォッチドッグ・タイマ(32ビット タイマ2個として構成可能)×1
  • 高分解能拡張パルス幅変調回路(eHRPWM)×2:
    • 周期および周波数制御機能付きの専用16ビット・タイム・ベース・カウンタ
    • シングル・エッジ出力×6、デュアル・エッジ対称出力×6、またはデュアル・エッジ非対称出力×3
    • デッドバンド生成
    • 高周波数キャリアによるPWMチョッピング
    • トリップ・ゾーン入力
  • 32ビット拡張入力キャプチャ(eCAP) モジュール:
    • キャプチャ入力(×3)、または補助パルス幅変調回路(APWM)出力(×3)として構成可能
    • 最大4つのイベント・タイムスタンプをシングル・ショットでキャプチャ
  • パッケージ:
    • 361ボール 鉛フリー・プラスチック・ボール・グリッド・アレイ(PBGA) [ZCEサフィックス]、0.65mm ボール・ピッチ
    • 361ボール 鉛フリーPBGA [ZWTサフィックス]、
      0.80mm ボール・ピッチ
  • 商用、拡張、または工業用温度
  • 375/456MHz C674x固定/浮動小数点VLIW DSP
  • C674x 命令セット機能
    • C67x+およびC64x+ ISAのスーパーセット
    • 上限値: 3648MIPS、2746 MFLOPS
    • アドレス可能バイト(8/16/32/64ビット・データ)
    • 8ビット オーバーフロー保護
    • ビット・フィールドの抽出、セット、クリア
    • 正規化、飽和、ビット・カウント
    • 16ビットのコンパクトな命令群
  • C674x レベル2 キャッシュ・メモリ・アーキテクチャ
    • 32KB L1PプログラムRAM/キャッシュ
    • 32KB L1DデータRAM/キャッシュ
    • 256KB マッピングされたユニファイド L2 RAM/キャッシュ
    • フレキシブルなRAM/キャッシュ・パーティション(L1およびL2)
  • 拡張ダイレクト・メモリ・アクセス・コントローラ3 (EDMA 3):
    • チャネル・コントローラ×2
    • 転送コントローラ×3
    • 独立したDMAチャネル×64
    • クイックDMAチャネル×16
    • プログラマブルなバースト転送サイズ
  • TMS320C674x 浮動小数点 VLIW DSPコア
    • 非アラインド・サポート付きのロード/ストア・アーキテクチャ
    • 汎用32ビット・レジスタ×64
    • 32/40ビットALU機能ユニット×6
      • 32ビット整数、SP (IEEE単精度/32ビット)およびDP (IEEE倍精度/64ビット)浮動小数点をサポート
      • 1クロックにSPを4つまで追加すること、2クロック毎にDPを4つまで追加することをサポート
      • サイクル毎の平方根逆数近似(RSQRxP)操作、浮動小数点(SPまたはDP)逆数近似(RCPxP) 2回までをサポート
    • 2つの乗算機能ユニット:
      • 混合精度IEEE浮動小数点乗算のサポート範囲:
        • 2 SP × SP → SP (1クロックごと)
        • 2 SP × SP → DP (2クロックごと)
        • 2 SP × DP → DP (3クロックごと)
        • 2 DP × DP → DP (4クロックごと)
      • 固定小数点乗算では、クロック・サイクルごとに32×32ビット乗算2回、16×16ビット乗算4回、8×8ビット乗算8回のいずれかと、複素乗算をサポート
    • 命令パッキングによるコード・サイズの削減
    • 全命令の条件
    • モジュロ・ループ操作へのハードウェアによるサポート
    • 保護されたモード操作
    • エラー検出とプログラム・リダイレクト用の例外サポート
  • ソフトウェア・サポート:
    • TI DSPBIOS™
    • チップ・サポートおよびDSPライブラリ
  • 1.8Vまたは3.3V LVCMOS I/O (USB およびDDR2インターフェイスを除く)
  • 2種の外部メモリ・インターフェイス:
    • EMIFA
      • NOR (8または16ビット幅データ)
      • NAND (8または16ビット幅データ)
      • 128MBアドレス空間の16ビットSDRAM
    • 次のいずれかを使用するDDR2/Mobile DDRメモリ・コントローラ
      • 256MBアドレス空間の16ビットDDR2 SDRAM
      • 256MBアドレス空間の16ビットmDDR SDRAM
  • 構成可能な16550 UARTモジュール×3:
    • モデム制御信号機能
    • 16バイトFIFO
    • 16xまたは13x のオーバー・サンプリング・オプション
  • 2つのシリアル・ペリフェラル・インターフェイス(SPI)、それぞれに複数のチップ・セレクトを搭載
  • 2つのマルチメディア・カード(MMC)/セキュア・デジタル(SD)カード・インターフェイス、セキュア・データI/O (SDIO)インターフェイス搭載
  • 2つのマスタおよびスレーブI2C Bus™
  • 1つのホスト・ポート・インターフェイス(HPI)、16ビット幅の多重化アドレス/データ・バスにより広帯域幅を実現
  • プログラマブル・リアルタイム・ユニット・サブシステム (PRUSS)
    • 独立したプログラマブル・リアルタイム・ユニット(PRU)コア×2
      • 32ビット ロード/ストア RISC アーキテクチャ
      • コアあたり4KBの命令RAM
      • コアあたり512バイトのデータRAM
      • ソフトウェアによりPRUSSを無効化し電力を削減
      • PRUコアの通常のR31出力に加えて、各PRUのレジスタ30をサブシステムからエクスポート
    • 標準電力管理機能
      • クロック・ゲーティング
      • シングルPSCクロック・ゲーティング・ドメイン内の全サブシステム
    • 専用割り込みコントローラ
    • 専用SCR (Switched Central Resource)
  • USB 2.0 OTGポートと内蔵PHY (USB0)
    • USB 2.0 高速/フルスピード・クライアント
    • USB 2.0 高速/フルスピード/低速ホスト
    • エンドポイント 0 (制御)
    • エンドポイント1、2、3、4 (制御、バルク、割り込み、またはISOC) RX/TX
  • マルチチャネル・オーディオ・シリアル・ポート (McASP)×1:
    • 2つのクロック・ゾーンと16本のシリアル・データ・ピン
    • TDM、I2S、類似フォーマットをサポート
    • DIT可能
    • 送受信用FIFOバッファ
  • 2 マルチチャネル・バッファ・シリアル・ポート (McBSP):
    • TDM、I2S、類似フォーマットをサポート
    • AC97 オーディオ・コーデック・インターフェイス
    • 通信インターフェイス (ST-Bus、H100)
    • 128チャネルTDM
    • 送受信用FIFOバッファ
  • 10/100MbpsイーサネットMAC(EMAC):
    • IEEE 802.3 準拠
    • MIIメディア非依存インターフェイス
    • RMII縮小メディア非依存インターフェイス
    • データ管理I/O (MDIO)モジュール
  • ビデオ・ポート・インターフェイス(VPIF):
    • 8ビットSD (BT.656)×2、16ビット×1またはRAW(8/10/12ビット)×1のビデオ・キャプチャ・チャネル
    • 8ビットSD (BT.656)×2、16ビット×1のビデオ・キャプチャ・チャネル
  • ユニバーサル・パラレル・ポート(uPP)
    • FGPAおよびデータ・コンバータ用高速パラレル・インターフェイス
    • 2つのチャネル上のデータ幅は8~16ビット
    • シングル・データ・レートまたはデュアル・データ・レート転送
    • START、ENABLE、WAIT制御により複数インターフェイスをサポート
  • 32kHz発振器と個別の電源レールを持つリアルタイム・クロック(RTC)
  • 64ビット汎用タイマ(各タイマは、32ビット タイマ2個として構成可能)×3
  • 64ビット汎用タイマ、またはウォッチドッグ・タイマ(32ビット タイマ2個として構成可能)×1
  • 高分解能拡張パルス幅変調回路(eHRPWM)×2:
    • 周期および周波数制御機能付きの専用16ビット・タイム・ベース・カウンタ
    • シングル・エッジ出力×6、デュアル・エッジ対称出力×6、またはデュアル・エッジ非対称出力×3
    • デッドバンド生成
    • 高周波数キャリアによるPWMチョッピング
    • トリップ・ゾーン入力
  • 32ビット拡張入力キャプチャ(eCAP) モジュール:
    • キャプチャ入力(×3)、または補助パルス幅変調回路(APWM)出力(×3)として構成可能
    • 最大4つのイベント・タイムスタンプをシングル・ショットでキャプチャ
  • パッケージ:
    • 361ボール 鉛フリー・プラスチック・ボール・グリッド・アレイ(PBGA) [ZCEサフィックス]、0.65mm ボール・ピッチ
    • 361ボール 鉛フリーPBGA [ZWTサフィックス]、
      0.80mm ボール・ピッチ
  • 商用、拡張、または工業用温度

TMS320C6746 固定および浮動小数点DSPは、C674x DSPコアを基礎とする、低消費電力のアプリケーション・プロセッサです。このDSPは、TMS320C6000™ DSPプラットフォームの他のプロセッサよりもはるかに少ない電力を実現します。

このデバイスにより、相手先ブランドの製造業者(OEM)と相手先ブランドの設計製造業者(ODM)が、完全に統合されたミックスド・プロセッサ・ソリューションの柔軟性を最大限に生かしたプロセッサ性能、堅牢なオペレーティング・システム、豊富なユーザー・インターフェイスを持つデバイスを、迅速に売り出すことが可能になります。

デバイスのDSPコアでは、2レベルのキャッシュ・ベース・アーキテクチャが使用されています。
レベル1のプログラム・キャッシュ(L1P)は32KB ダイレクト・マップ・キャッシュで、レベル1のデータ・キャッシュ(L1D)は32KB 2ウェイ、セット・アソシエイティブ・キャッシュです。レベル2・プログラム・キャッシュ(L2P)は、プログラムおよびデータ空間で共有される256KBのメモリ空間で構成されています。L2メモリは、マップされたメモリ、キャッシュ、またはこれらの組み合わせとして構成可能です。システムの他のホストからDSP L2にアクセスできます。

ペリフェラル・セットは、以下を含みます: 管理データ入出力(MDIO)モジュール付き10/100Mbpsイーサネット・メディア・アクセス・コントローラ(EMAC); USB2.0 OTGインターフェイス×1; I2C Busインターフェイス×2; 16個のシリアライザとFIFOバッファ付きマルチチャネル・オーディオ・シリアル・ポート(McASP)×1; FIFOバッファ付きマルチチャネル・バッファード・シリアル・ポート(McBSP)×2; 複数チップ選択付きのシリアル・ペリフェラル・インターフェイス (SPI)×2; それぞれ構成可能(1つはウォッチドッグとして構成可能)な64ビット汎用タイマ×4; 構成可能な16ビット ホスト・ポート・インターフェイス(HPI)×1; 他のペリフェラルと多重化可能で、プログラマブルな割り込みおよびイベント生成モード付きのピンを各バンクが16ピン含む、汎用入出力(GPIO)ピンのバンク×9(最大);UARTインターフェイス(それぞれがRTSCTSを持つ)×3; 高分解能拡張パルス幅変調回路(eHRPWM)ペリフェラル×2; 3つのキャプチャ入力または3つのAPWM出力として構成可能な32ビット拡張キャプチャ(eCAP) モジュール・ペリフェラル×3; 外部メモリ・インターフェイス×2: より低速なメモリまたはペリフェラル向けの非同期およびSDRAM外部メモリ・インターフェイス(EMIFA)×1; より高速なDDR2/Mobile DDR コントローラ×1。

EMACは、デバイスとネットワーク間の効率的なインターフェイスを提供します。EMACは、10Base-Tと100Base-TX、つまり10Mbpsと100Mbpsを半二重モードまたは全二重モードでサポートします。その上、MDIOインターフェイスがPHY構成で使用できます。EMACは、MIIとRMII両方のインターフェイスをサポートします。

ユニバーサル・パラレル・ポート(uPP)は、多くの種類のデータ・コンバータ、FPGA、他のパラレル・デバイスとの高速インターフェイスです。uPPは、両方のチャネル上の8~16ビットのプログラマブルなデータ幅をサポートします。シングル・データ・レートおよびダブル・データ・レート転送がSTART、ENABLE、およびWAIT信号とともにサポートされており、各種データ・コンバータの制御を実現します。

ビデオ・ポート・インターフェイス(VPIF)により、柔軟なビデオI/Oポートを使用できます。

豊富なペリフェラル・セットは、外部ペリフェラル・デバイスを制御する機能と、外部プロセッサと通信する機能を提供します。各ペリフェラルの詳細については、本書の関連セクションと、関連ペリフェラルのリファレンス・ガイドを参照してください。

デバイスには、DSP向けの開発ツールの一式が含まれます。これらのツールには、Cコンパイラ、プログラミングとスケジューリングを簡略化するDSPアセンブリ・オプティマイザ、およびソース・コードの実行を見やすくする Windows®デバッガ・インターフェイスが含まれています。

TMS320C6746 固定および浮動小数点DSPは、C674x DSPコアを基礎とする、低消費電力のアプリケーション・プロセッサです。このDSPは、TMS320C6000™ DSPプラットフォームの他のプロセッサよりもはるかに少ない電力を実現します。

このデバイスにより、相手先ブランドの製造業者(OEM)と相手先ブランドの設計製造業者(ODM)が、完全に統合されたミックスド・プロセッサ・ソリューションの柔軟性を最大限に生かしたプロセッサ性能、堅牢なオペレーティング・システム、豊富なユーザー・インターフェイスを持つデバイスを、迅速に売り出すことが可能になります。

デバイスのDSPコアでは、2レベルのキャッシュ・ベース・アーキテクチャが使用されています。
レベル1のプログラム・キャッシュ(L1P)は32KB ダイレクト・マップ・キャッシュで、レベル1のデータ・キャッシュ(L1D)は32KB 2ウェイ、セット・アソシエイティブ・キャッシュです。レベル2・プログラム・キャッシュ(L2P)は、プログラムおよびデータ空間で共有される256KBのメモリ空間で構成されています。L2メモリは、マップされたメモリ、キャッシュ、またはこれらの組み合わせとして構成可能です。システムの他のホストからDSP L2にアクセスできます。

ペリフェラル・セットは、以下を含みます: 管理データ入出力(MDIO)モジュール付き10/100Mbpsイーサネット・メディア・アクセス・コントローラ(EMAC); USB2.0 OTGインターフェイス×1; I2C Busインターフェイス×2; 16個のシリアライザとFIFOバッファ付きマルチチャネル・オーディオ・シリアル・ポート(McASP)×1; FIFOバッファ付きマルチチャネル・バッファード・シリアル・ポート(McBSP)×2; 複数チップ選択付きのシリアル・ペリフェラル・インターフェイス (SPI)×2; それぞれ構成可能(1つはウォッチドッグとして構成可能)な64ビット汎用タイマ×4; 構成可能な16ビット ホスト・ポート・インターフェイス(HPI)×1; 他のペリフェラルと多重化可能で、プログラマブルな割り込みおよびイベント生成モード付きのピンを各バンクが16ピン含む、汎用入出力(GPIO)ピンのバンク×9(最大);UARTインターフェイス(それぞれがRTSCTSを持つ)×3; 高分解能拡張パルス幅変調回路(eHRPWM)ペリフェラル×2; 3つのキャプチャ入力または3つのAPWM出力として構成可能な32ビット拡張キャプチャ(eCAP) モジュール・ペリフェラル×3; 外部メモリ・インターフェイス×2: より低速なメモリまたはペリフェラル向けの非同期およびSDRAM外部メモリ・インターフェイス(EMIFA)×1; より高速なDDR2/Mobile DDR コントローラ×1。

EMACは、デバイスとネットワーク間の効率的なインターフェイスを提供します。EMACは、10Base-Tと100Base-TX、つまり10Mbpsと100Mbpsを半二重モードまたは全二重モードでサポートします。その上、MDIOインターフェイスがPHY構成で使用できます。EMACは、MIIとRMII両方のインターフェイスをサポートします。

ユニバーサル・パラレル・ポート(uPP)は、多くの種類のデータ・コンバータ、FPGA、他のパラレル・デバイスとの高速インターフェイスです。uPPは、両方のチャネル上の8~16ビットのプログラマブルなデータ幅をサポートします。シングル・データ・レートおよびダブル・データ・レート転送がSTART、ENABLE、およびWAIT信号とともにサポートされており、各種データ・コンバータの制御を実現します。

ビデオ・ポート・インターフェイス(VPIF)により、柔軟なビデオI/Oポートを使用できます。

豊富なペリフェラル・セットは、外部ペリフェラル・デバイスを制御する機能と、外部プロセッサと通信する機能を提供します。各ペリフェラルの詳細については、本書の関連セクションと、関連ペリフェラルのリファレンス・ガイドを参照してください。

デバイスには、DSP向けの開発ツールの一式が含まれます。これらのツールには、Cコンパイラ、プログラミングとスケジューリングを簡略化するDSPアセンブリ・オプティマイザ、およびソース・コードの実行を見やすくする Windows®デバッガ・インターフェイスが含まれています。

ダウンロード

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
42 資料すべて表示
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320C6746 固定および浮動小数点DSP データシート (Rev. F 翻訳版) 英語版をダウンロード (Rev.F) 2018年 5月 22日
* エラッタ TMS320C6746 Fixed/Floating-Point DSP Silicon Errata (Revs 2.1, 2.0, 1.1 & 1.0) (Rev. H) 2014年 3月 21日
* ユーザー・ガイド TMS320C6746 DSP Technical Reference Manual (Rev. C) 2016年 9月 12日
アプリケーション・ノート How to Migrate CCS 3.x Projects to the Latest CCS (Rev. A) 2021年 5月 19日
アプリケーション・ノート OMAPL138/C6748 ROM Bootloader Resources and FAQ (Rev. A) 2021年 1月 21日
ユーザー・ガイド SYS/BIOS (TI-RTOS Kernel) User's Guide (Rev. V) 2020年 6月 1日
アプリケーション・ノート Programming mDDR/DDR2 EMIF on OMAP-L1x/C674x 2019年 12月 20日
ユーザー・ガイド L138/C6748 development kit (LCDK) (Rev. A) 2019年 9月 18日
アプリケーション・ノート FFT 2019年 6月 11日
アプリケーション・ノート Programming PLL controllers on OMAP-L1x8/C674x/AM18xx 2019年 4月 25日
アプリケーション・ノート TMS320C6748/46/42 Power Consumption Summary 2019年 3月 26日
アプリケーション・ノート General Hardware Design/BGA PCB Design/BGA Decoupling 2019年 2月 22日
アプリケーション・ノート OMAP-L13x / C674x / AM1x Schematic Review Checklist 2019年 2月 14日
アプリケーション・ノート Digital Audio With McASP 2019年 1月 10日
技術記事 Bringing the next evolution of machine learning to the edge 2018年 11月 27日
技術記事 How quality assurance on the Processor SDK can improve software scalability 2018年 8月 22日
ユーザー・ガイド PRU Assembly Instruction User Guide 2018年 2月 16日
アプリケーション・ノート Processor SDK RTOS Audio Benchmark Starterkit 2017年 4月 12日
技術記事 Clove: Low-Power video solutions based on Sitara™ AM57x processors 2016年 7月 21日
技術記事 TI's new DSP Benchmark Site 2016年 2月 8日
アプリケーション・ノート TI DSP Benchmarking 2016年 1月 13日
アプリケーション・ノート Using the TMS320C6748/C6746/C6742 Bootloader (Rev. F) 2014年 1月 23日
ユーザー・ガイド System Analyzer User's Guide (Rev. F) 2013年 11月 18日
アプリケーション・ノート OMAP-L1x8, TMS320C6742/6/8 Pin Multiplexing Utility (Rev. B) 2013年 9月 27日
アプリケーション・ノート bq20z655EVM and bq34z651EVM SBS 1.1 Impedance Track™ Technology Enabled EVM 2011年 12月 19日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド TMS320C674x/OMAP-L1x Processor Peripherals Overview Reference Guide (Rev. F) 2011年 9月 14日
アプリケーション・ノート High-Vin, High-Efficiency Power Solution Using DC/DC Converter With DVFS (Rev. C) 2011年 8月 29日
アプリケーション・ノート Medium Integrated Power Solution Using a Dual DC/DC Converter and an LDO (Rev. B) 2011年 8月 29日
アプリケーション・ノート Simple Power Solution Using LDOs (Rev. B) 2011年 8月 29日
ホワイト・ペーパー Middleware/Firmware design challenges due to dynamic raw NAND market 2011年 5月 19日
ユーザー・ガイド TMS320C674x DSP Megamodule Reference Guide (Rev. A) 2010年 8月 3日
ユーザー・ガイド TMS320C674x DSP CPU and Instruction Set User's Guide (Rev. B) 2010年 7月 30日
アプリケーション・ノート High Efficiency Power Solution using DCDC Converters (with DVFS) (Rev. A) 2010年 5月 5日
アプリケーション・ノート High Integration, High Efficiency Power Solution using DCDC Converters (with DVF (Rev. A) 2010年 5月 5日
ユーザー・ガイド OMAP-L138/C6748/C6746/C6762 Programmable Real-Time Unit Subsystem 2009年 8月 24日
アプリケーション・ノート TMS320C6748/46/42 & OMAP-L138 USB Downstream Host Compliance Testing 2009年 8月 17日
アプリケーション・ノート TMS320C6748/46/42 & OMAP-L138 USB Upstream Device Compliance Testing 2009年 8月 17日
アプリケーション・ノート TMS320C6748/46/42 Complementary Products 2009年 7月 20日
ホワイト・ペーパー Efficient fixed- and floating-point code execution on the TMS320C674x core 2009年 6月 24日
アプリケーション・ノート TMS320DM67x/OMAP-L1x USB Compliance Checklist 2009年 3月 12日
ユーザー・ガイド TMS320C674x DSP Cache User's Guide (Rev. A) 2009年 2月 11日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

デバッグ・プローブ

TMDSEMU200-U — Spectrum Digital XDS200 USB エミュレータ

Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI (...)

在庫あり
制限: 3
デバッグ・プローブ

TMDSEMU560V2STM-U — Blackhawk XDS560v2 システム・トレース USB エミュレータ

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

在庫あり
制限: 1
デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

在庫あり
制限: 1
開発キット

TMDSLCDK138 — OMAP-L138 開発キット(LCDK)

OMAP-L138 DSP+ARM9™ 開発キットを使用すると、Linux (...)

在庫あり
制限: 5
開発キット

TMDSLCDK6748 — TMS320C6748 DSP 開発キット(LCDK)

TMS320C6748 DSP 開発キット (LCDK) は、スケーラビリティの高いプラットフォームであり、バイオメトリクス分析、通信、オーディオなど、組込み分析機能とリアルタイム信号処理を必要とするアプリケーション開発時の障害を打破できます。この低コスト LCDK は、リアルタイム DSP (...)

在庫あり
制限: 16
ソフトウェア開発キット (SDK)

PROCESSOR-SDK-C6748 — TI-RTOS サポート付き C6748 プロセッサ向けプロセッサ SDK

プロセッサ SDK(ソフトウェア開発キット)は、TI の組込みプロセッサを対象にした統合ソフトウェア・プラットフォームであり、セットアップが簡単で、ベンチマークとデモにすぐにアクセスできます。  リリースしたすべてのプロセッサ SDK は TI の広範なプラットフォームを網羅した一貫性を持っており、複数のデバイス間でソフトウェアのシームレスな再利用や移行を可能にします。  プロセッサ SDK と TI の組込みプロセッサ・ソリューションにより、スケーラブル・プラットフォーム・ソリューションの開発が容易になります。

C6748、C6746、C6742 向けのプロセッサ SDK は、TI-RTOS (...)

ドライバまたはライブラリ

MATHLIB — DSP 演算ライブラリ、浮動小数点デバイス用

The Texas Instruments math library is an optimized floating-point math function library for C programmers using TI floating point devices. These routines are typically used in computationally intensive real-time applications where optimal execution speed is critical. By using these routines instead (...)
ドライバまたはライブラリ

SPRC264 — C64x+IMGLIB

C5000/6000 Image Processing Library (IMGLIB) is an optimized image/video processing function library for C programmers. It includes C-callable general-purpose image/video processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
ドライバまたはライブラリ

SPRC265 — C64x+DSPLIB

TMS320C6000 Digital Signal Processor Library (DSPLIB) is a platform-optimized DSP function library for C programmers. It includes C-callable, general-purpose signal-processing routines that are typically used in computationally intensive real-time applications. With these routines, higher (...)
ドライバまたはライブラリ

TELECOMLIB — テレコムおよびメディア向けライブラリ - FAXLIB、VoLIB および AEC/AER、TMS320C64x+ および TMS320C55x プロセッサ用

Voice Library - VoLIB provides components that, together, facilitate the development of the signal processing chain for Voice over IP applications such as infrastructure, enterprise, residential gateways and IP phones. Together with optimized implementations of ITU-T voice codecs, that can be (...)
IDE (統合開発環境)、構成機能、またはデバッガ

CCSTUDIO — Code Composer Studio™ 統合開発環境(IDE)

Code Composer Studio™ - 統合開発環境(IDE)

Code Composer Studio は、TI のマイコンと組込みプロセッサ・ポートフォリオをサポートする統合開発環境(IDE)です。Code Composer Studio は、組込みアプリケーションの開発およびデバッグに必要な一連のツールで構成されています。最適化 C/C++ コンパイラ、ソース・コード・エディタ、プロジェクト・ビルド環境、デバッガ、プロファイラなど、多数の機能が含まれています。直感的な IDE (...)

ソフトウェア・コーデック

ADT-3P-DSPVOIPCODECS — Adaptive Digital Technologies 社の DSP VOIP、スピーチ / オーディオ・コーデック

Adaptive Digital is a developer of voice quality enhancement algorithms, and best-in-class acoustic echo cancellation software that work with TI DSPs. Adaptive Digital has extensive experience in the algorithm development, implementation, optimization and configuration tuning. They provide (...)
Adaptive Digital Technologies, Inc. からの提供
ソフトウェア・コーデック

VOCAL-3P-DSPVOIPCODECS — Vocal Technologies の DSP VoIP コーデック

25 年を超えるアセンブリおよび C コード開発の実績がある Vocal のモジュール式ソフトウェア・スイートは、さまざまな TI DSP で利用できます。対象とする製品には、ATA、VoIP サーバーおよびゲートウェイ、HPNA ベースの IPBX、ビデオ監視、音声およびビデオ会議、音声およびデータ RF デバイス、RoIP ゲートウェイ、政府機関向けセキュア・デバイス、合法的傍受ソフトウェア、医療用デバイス、組み込みモデム、T.38 ファックス、FoIP などがあります。

Vocal Technologies の詳細については https://www.vocal.com をご覧ください。
VOCAL Technologies, Ltd. からの提供
シミュレーション・モデル

C6746 ZWT BSDL Model (Rev. B)

SPRM372B.ZIP (18 KB) - BSDL Model
シミュレーション・モデル

C6746 ZCE BSDL Model (Rev. B)

SPRM373B.ZIP (18 KB) - BSDL Model
シミュレーション・モデル

C6746 ZWT IBIS Model (Rev. B)

SPRM374B.ZIP (121 KB) - IBIS Model
シミュレーション・モデル

C6746 ZCE IBIS Model (Rev. B)

SPRM375B.ZIP (120 KB) - IBIS Model
設計ツール

PROCESSORS-3P-SEARCH — Arm-based MPU, arm-based MCU and DSP third-party search tool

TI has partnered with companies to offer a wide range of software, tools, and SOMs using TI processors to accelerate your path to production. Download this search tool to quickly browse our third-party solutions and find the right third-party to meet your needs. The software, tools and modules (...)
パッケージ ピン数 ダウンロード
NFBGA (ZCE) 361 オプションの表示
NFBGA (ZWT) 361 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ