トップ

製品の詳細

パラメータ

DSP 1 C64x Operating systems DSP/BIOS, VLX Video port (configurable) 3 20-Bit Dual-Ch On-chip L2 cache/RAM 256 KB(DSP) DRAM DDR2 PCI/PCIe 1 32-Bit [66 MHz] Ethernet MAC 10/100 I2C 1 Rating Catalog open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

パッケージ|ピン|サイズ

FC/CSP (GDK) 548 529 mm² 23 x 23 FCBGA (GNZ) 548 729 mm² 27 x 27 FCBGA (ZDK) 548 529 mm² 23 x 23 FCBGA (ZNZ) 548 729 mm² 27 x 27 open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

特長

  • High-Performance Digital Media Processor (TMS320DM642)
    • 2-, 1.67-, 1.39-ns Instruction Cycle Time
    • 500-, 600-, 720-MHz Clock Rate
    • Eight 32-Bit Instructions/Cycle
    • 4000, 4800, 5760 MIPS
    • Fully Software-Compatible With C64x™
  • VelociTI.2™ Extensions to VelociTI™ Advanced Very-Long-Instruction-Word VLIW) TMS320C64x™ DSP Core
    • Eight Highly Independent Functional Units With VelociTI.2™ Extensions:
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
  • Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • VelociTI.2™ Increased Orthogonality
  • L1/L2 Memory Architecture
    • 128K-Bit (16K-Byte) L1P Program Cache (Direct Mapped)
    • 128K-Bit (16K-Byte) L1D Data Cache (2-Way Set-Associative)
    • 2M-Bit (256K-Byte) L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
  • Endianess: Little Endian, Big Endian
  • 64-Bit External Memory Interface (EMIF)
    • Glueless Interface to Asynchronous Memories (SRAM and EPROM) and Synchronous Memories (SDRAM, SBSRAM, ZBT SRAM, and FIFO)
    • 1024M-Byte Total Addressable External Memory Space
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Media Independent Interface (MII)
    • 8 Independent Transmit (TX) Channels and 1 Receive (RX) Channel
  • Management Data Input/Output (MDIO)
  • Three Configurable Video Ports
    • Providing a Glueless I/F to Common Video Decoder and Encoder Devices
    • Supports Multiple Resolutions and Video Standards
  • VCXO Interpolated Control Port (VIC)
    • Supports Audio/Video Synchronization
  • Host-Port Interface (HPI) [32-/16-Bit]
  • 32-Bit/66-MHz, 3.3-V Peripheral Component Interconnect (PCI) Master/Slave Interface Conforms to PCI Specification 2.2
  • Multichannel Audio Serial Port (McASP)
    • Eight Serial Data Pins
    • Wide Variety of I2S and Similar Bit Stream Format
    • Integrated Digital Audio I/F Transmitter Supports S/PDIF, IEC60958-1, AES-3, CP-430 Formats
  • Inter-Integrated Circuit (I2C) Bus™
  • Two Multichannel Buffered Serial Ports
  • Three 32-Bit General-Purpose Timers
  • Sixteen General-Purpose I/O (GPIO) Pins
  • Flexible PLL Clock Generator
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 548-Pin Ball Grid Array (BGA) Package (GDK and ZDK Suffixes), 0.8-mm Ball Pitch
  • 548-Pin Ball Grid Array (BGA) Package (GNZ and ZNZ Suffixes), 1.0-mm Ball Pitch
  • 0.13-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V I/O, 1.2-V Internal (-500)
  • 3.3-V I/O, 1.4-V Internal (A-500, A-600, -600, -720)

C64x, VelociTI.2, VelociTI, and TMS320C64x are trademarks of Texas Instruments.
All trademarks are the property of their respective owners.
TMS320C6000, and C6000 are trademarks of Texas Instruments.
Windows is a registered trademark of the Microsoft Corporation.

open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

概要

The TMS320C64x™ DSPs (including the TMS320DM642 device) are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. The TMS320DM642 (DM642) device is based on the second-generation high-performance, advanced VelociTI™ very-long-instruction-word (VLIW) architecture (VelociTI.2™) developed by Texas Instruments (TI), making these DSPs an excellent choice for digital media applications. The C64x™ is a code-compatible member of the C6000™ DSP platform.

With performance of up to 5760 million instructions per second (MIPS) at a clock rate of 720 MHz, the DM642 device offers cost-effective solutions to high-performance DSP programming challenges. The DM642 DSP possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x™ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units-two multipliers for a 32-bit result and six arithmetic logic units (ALUs)- with VelociTI.2™ extensions. The VelociTI.2™ extensions in the eight functional units include new instructions to accelerate the performance in video and imaging applications and extend the parallelism of the VelociTI™ architecture. The DM642 can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2880 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 5760 MMACS. The DM642 DSP also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000™ DSP platform devices.

The DM642 uses a two-level cache-based architecture and has a powerful and diverse set of peripherals. The Level 1 program cache (L1P) is a 128-Kbit direct mapped cache and the Level 1 data cache (L1D) is a 128-Kbit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 2-Mbit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two. The peripheral set includes: three configurable video ports; a 10/100 Mb/s Ethernet MAC (EMAC); a management data input/output (MDIO) module; a VCXO interpolated control port (VIC); one multichannel buffered audio serial port (McASP0); an inter-integrated circuit (I2C) Bus module; two multichannel buffered serial ports (McBSPs); three 32-bit general-purpose timers; a user-configurable 16-bit or 32-bit host-port interface (HPI16/HPI32); a peripheral component interconnect (PCI); a 16-pin general-purpose input/output port (GP0) with programmable interrupt/event generation modes; and a 64-bit glueless external memory interface (EMIFA), which is capable of interfacing to synchronous and asynchronous memories and peripherals.

The DM642 device has three configurable video port peripherals (VP0, VP1, and VP2). These video port peripherals provide a glueless interface to common video decoder and encoder devices. The DM642 video port peripherals support multiple resolutions and video standards (e. g., CCIR601, ITU-BT.656, BT.1120, SMPTE 125M, 260M, 274M, and 296M).

These three video port peripherals are configurable and can support either video capture and/or video display modes. Each video port consists of two channels - A and B with a 5120-byte capture/display buffer that is splittable between the two channels.

For more details on the Video Port peripherals, see the TMS320C64x Video Port/VXCO Interpolated Control (VIC) Port Reference Guide (literature number SPRU629).

The McASP0 port supports one transmit and one receive clock zone, with eight serial data pins which can be individually allocated to any of the two zones. The serial port supports time-division multiplexing on each pin from 2 to 32 time slots. The DM642 has sufficient bandwidth to support all 8 serial data pins transmitting a 192-kHz stereo signal. Serial data in each zone may be transmitted and received on multiple serial data pins simultaneously and formatted in a multitude of variations on the Philips Inter-IC Sound (I2S) format.

In addition, the McASP0 transmitter may be programmed to output multiple S/PDIF, IEC60958, AES-3, CP-430 encoded data channels simultaneously, with a single RAM containing the full implementation of user data and channel status fields.

McASP0 also provides extensive error-checking and recovery features, such as the bad clock detection circuit for each high-frequency master clock which verifies that the master clock is within a programmed frequency range.

The VXCO interpolated control port (VIC) provides digital-to-analog conversion with resolution from 9-bits to up to 16-bits. The output of the VIC is a single bit interpolated D/A output. For more details on the VIC port, see the TMS320C64x Video Port/VXCO Interpolated Control (VIC) Port Reference Guide (literature number SPRU629).

The ethernet media access controller (EMAC) provides an efficient interface between the DM642 DSP core processor and the network. The DM642 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex, with hardware flow control and quality of service (QOS) support. The DM642 EMAC makes use of a custom interface to the DSP core that allows efficient data transmission and reception. For more details on the EMAC, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The management data input/output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the DSP, the MDIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the DSP, allowing the DSP to poll the link status of the device without continuously performing costly MDIO accesses. For more details on the MDIO, see the TMS320C6000 DSP Ethernet Media Access Controller (EMAC) / Management Data Input/Output (MDIO) Module Reference Guide (literature number SPRU628).

The I2C0 port on the TMS320DM642 allows the DSP to easily control peripheral devices, boot from a serial EEPROM, and communicate with a host processor. In addition, the standard multichannel buffered serial port (McBSP) may be used to communicate with serial peripheral interface (SPI) mode peripheral devices.

open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ
ダウンロード

No design support from TI available

This product does not have ongoing design support from TI for new projects, such as new content or software updates. If available, you will find relevant collateral, software and tools in the product folder. You can also search for archived information in the TI E2ETM support forums.

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 100
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320DM642 Video/Imaging Fixed-Point Digital Signal Processor データシート 2010年 10月 12日
* エラッタ TMS320DM642 DSP Silicon Errata, Silicon Revisions 2.0, 1.2, 1.1, 1.0 2010年 2月 4日
ユーザー・ガイド Emulation and Trace Headers Technical Reference Manual 2012年 8月 9日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド TMS320C64x DSP Video Port/ VCXO Interpolated Control (VIC) Port Reference Guide 2010年 11月 12日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide 2010年 7月 30日
アプリケーション・ノート Interfacing a CMOS Sensor to the TMS320DM642 Using Raw Capture Mode 2010年 1月 27日
ユーザー・ガイド TMS320C6000 DSP Peripherals Overview Reference Guide 2009年 7月 2日
ユーザー・ガイド TMS320C6000 DSP Multichannel Audio Serial Port (McASP) Reference Guide 2008年 11月 20日
その他の技術資料 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
アプリケーション・ノート TMS320DM642 to TMS32DM6467 Migration 2008年 11月 17日
アプリケーション・ノート Software Migration From TMS320DM642 to TMS320DM648/DM6437 2008年 8月 19日
アプリケーション・ノート TMS320DM64xx、TMS320DM64x、および TMS320C6000 デバイスにおける熱考察 英語版をダウンロード 2008年 5月 5日
アプリケーション・ノート TMS320C6000 EMIF-to-External SDRAM Interface 2007年 9月 4日
アプリケーション・ノート TMS320DM642 to TMS320DM6437 Migration Guide 2007年 6月 29日
アプリケーション・ノート Migrating from TMS320DM642/3/1/0 to the TMS320DM648/7 Device 2007年 6月 7日
ユーザー・ガイド TMS320C6000 DSP External Memory Interface (EMIF) Reference Guide 2007年 4月 11日
その他の技術資料 TMS320C6000 DSP TCP/IP Stack Software 2007年 4月 4日
ユーザー・ガイド TMS320C6000 DSP Inter-Integrated Circuit (I2C) Module Reference Guide 2007年 3月 26日
ユーザー・ガイド TMS320C6000 DSP Peripheral Component Interconnect (PCI) Reference Guide 2007年 1月 25日
ユーザー・ガイド TMS320C6000 DSP Multichannel Buffered Serial Port ( McBSP) Reference Guide 2006年 12月 14日
ユーザー・ガイド TMS320C6000 DSP Enhanced Direct Memory Access (EDMA) Controller Reference Guide 2006年 11月 15日
ユーザー・ガイド TMS320C6000 DSP マルチチャネル・オーディオ・シリアル・ポート(McASP) リファレンス・ガイド (Rev. G 翻訳版) 最新の英語版をダウンロード (Rev.J) 2006年 11月 6日
ユーザー・ガイド TMS320C64x DSP ビデオ・ポート/ VCXO 補間制御(VIC)ポート リファレンス・ガイド (Rev. E 翻訳版) 最新の英語版をダウンロード (Rev.G) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP PCI リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C64x DSP 2 レベル 内部メモリ リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP HPI リファレンス・ガイド (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
アプリケーション・ノート C641x/DM64x DSP を用いたシステム開発のナビゲータ 2006年 11月 6日
アプリケーション・ノート IBISモデルを使用したタイミング解析 (Rev. A 翻訳版) 英語版をダウンロード (Rev.A) 2006年 11月 6日
ユーザー・ガイド TMS320C6000 DSP エンハンスト・ダイレクト・メモリ・アクセス (EDMA) コントローラ (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.C) 2006年 11月 6日
ユーザー・ガイド TMS320C64x DSP Two Level Internal Memory Reference Guide 2006年 2月 28日
ユーザー・ガイド TMS320C6000 DSP Host-Post Interface (HPI) Reference Guide 2006年 1月 1日
アプリケーション・ノート TMS320DM642 Hardware Designer's Resource Guide 2005年 10月 25日
アプリケーション・ノート TMS320C64x to TMS320C64x+ CPU Migration Guide 2005年 10月 20日
その他の技術資料 TMS320DM64x Digital Media Processors - Product Bulletin 2005年 8月 30日
ユーザー・ガイド TMS320C6000 DSP Power-Down Logic and Modes Reference Guide 2005年 3月 1日
アプリケーション・ノート TMS320DM64x Power Consumption Summary 2005年 2月 18日
ユーザー・ガイド TMS320C6000 DSP 32-bit Timer Reference Guide 2005年 1月 25日
アプリケーション・ノート Video Scaling Example on the DM642 EVM 2004年 9月 27日
アプリケーション・ノート Driver Examples on the DM642 EVM 2004年 8月 31日
アプリケーション・ノート Use and Handling of Semiconductor Packages With ENIG Pad Finishes 2004年 8月 31日
ユーザー・ガイド TMS320C6000 Chip Support Library API Reference Guide 2004年 8月 13日
アプリケーション・ノート JPEG Motion on the DM642 EVM 2004年 7月 16日
アプリケーション・ノート JPEG Netcam on the DM642 EVM 2004年 7月 16日
アプリケーション・ノート JPEG Netcam2 on the DM642 EVM 2004年 7月 16日
アプリケーション・ノート JPEG Network on the DM642 EVM 2004年 7月 16日
アプリケーション・ノート The TMS320DM642 Video Port Mini-Driver for TVP5146 and TVP5150 decoder 2004年 7月 16日
アプリケーション・ノート High Resolution Video Using the DM642 DSP and the THS8200 Driver 2004年 5月 3日
アプリケーション・ノート Interfacing an LCD Controller to a DM642 Video Port 2004年 5月 3日
アプリケーション・ノート TMS320C6000 Tools: Vector Table and Boot ROM Creation 2004年 4月 26日
アプリケーション・ノート TMS320C6000 Board Design: Considerations for Debug 2004年 4月 21日
ユーザー・ガイド TMS320C6000 DSP EMAC/MDIO Module Reference Guide 2004年 3月 26日
ユーザー・ガイド TMS320C6000 DSP General-Purpose Input/Output (GPIO) Reference Guide 2004年 3月 25日
アプリケーション・ノート TMS320C6000 McBSP Initialization 2004年 3月 8日
アプリケーション・ノート TMS320C6000 EDMA IO Scheduling and Performance 2004年 3月 5日
その他の技術資料 Video/Imaging Benchmarks 2004年 3月 1日
その他の技術資料 Video Security over IP (VSIP) Development Platform Product Bulletin 2003年 11月 5日
アプリケーション・ノート On-Screen-Display Driver Examples For DM642 EVM Demo Software Release Report 2003年 10月 14日
アプリケーション・ノート Adapting the SPRA904 Motion Detection Application Report to the DM642 EVM 2003年 10月 10日
アプリケーション・ノート An Audio Example Using Reference Frameworks on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート Audio Demonstration on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート Audio Echo on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート H.263 Loop Back on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート JPEG Loop Back on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート MPEG-2 Encoder on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート MPEG-2 High Definition Decoder on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート MPEG-2 Loop Back on the DM642 EVM 2003年 8月 31日
アプリケーション・ノート The TMS320DM642 Video Port Mini-Driver 2003年 8月 14日
ユーザー・ガイド TMS320C6000 DSP Designing for JTAG Emulation Reference Guide 2003年 7月 31日
その他の技術資料 TMS320DM64x Digital Media Development Tools Product Bulletin 2003年 7月 31日
アプリケーション・ノート A DSP/BIOS AIC23 Codec Device Driver for the TMS320DM642 EVM 2003年 6月 30日
ユーザー・ガイド TMS320DM642 EVM OSD FPGA User's Guide 2003年 6月 26日
アプリケーション・ノート TMS320DM642 EVM Daughtercard Specification Revision 1.0 2003年 6月 25日
ユーザー・ガイド TMS320C6000 DSP Cache User's Guide 2003年 5月 5日
ユーザー・ガイド TMS320DM642 Technical Overview 2002年 9月 13日
アプリケーション・ノート TMS320C6000 McBSP Interface to an ST-BUS Device 2002年 6月 4日
アプリケーション・ノート TMS320C6000 HPI to PCI Interfacing Using the PLX PCI9050 2002年 4月 17日
アプリケーション・ノート TMS320C6000 Board Design for JTAG 2002年 4月 2日
アプリケーション・ノート TMS320C6000 EMIF to External Flash Memory 2002年 2月 13日
アプリケーション・ノート Cache Usage in High-Performance DSP Applications with the TMS320C64x 2001年 12月 13日
アプリケーション・ノート Using a TMS320C6000 McBSP for Data Packing 2001年 10月 31日
アプリケーション・ノート TMS320C6000 Enhanced DMA: Example Applications 2001年 10月 24日
アプリケーション・ノート Interfacing theTMS320C6000 EMIFto a PCI Bus Using the AMCC S5933 PCI Controller 2001年 9月 30日
アプリケーション・ノート TMS320C6000 Host Port to MC68360 Interface 2001年 9月 30日
アプリケーション・ノート TMS320C6000 EMIF to External Asynchronous SRAM Interface 2001年 8月 31日
アプリケーション・ノート TMS320C6000 Host Port to the i80960 Microprocessors Interface 2001年 8月 31日
アプリケーション・ノート Using the TMS320C6000 McBSP as a High Speed Communication Port 2001年 8月 31日
アプリケーション・ノート TMS320C6000 System Clock Circuit Example 2001年 8月 15日
アプリケーション・ノート TMS320C6000 McBSP to Voice Band Audio Processor (VBAP) Interface 2001年 7月 23日
アプリケーション・ノート TMS320C6000 McBSP: AC'97 Codec Interface (TLV320AIC27) 2001年 7月 10日
アプリケーション・ノート TMS320C6000 McBSP: Interface to SPI ROM 2001年 6月 30日
アプリケーション・ノート TMS320C6000 Host Port to MPC860 Interface 2001年 6月 21日
アプリケーション・ノート TMS320C6000 McBSP: IOM-2 Interface 2001年 5月 21日
ユーザー・ガイド TMS320C64x Technical Overview 2001年 1月 30日
アプリケーション・ノート Circular Buffering on TMS320C6000 2000年 9月 12日
アプリケーション・ノート TMS320C6000 McBSP as a TDM Highway 2000年 9月 11日
アプリケーション・ノート TMS320C6000 u-Law and a-Law Companding with Software or the McBSP 2000年 2月 2日
アプリケーション・ノート General Guide to Implement Logarithmic and Exponential Operations on Fixed-Point 2000年 1月 31日
アプリケーション・ノート TMS320C6000 C Compiler: C Implementation of Intrinsics 1999年 12月 7日
アプリケーション・ノート TMS320C6000 McBSP: I2S Interface 1999年 9月 8日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

$295.00
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

$995.00
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

$1,495.00
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
TI-RTOS ネットワーク
NDKTCPIP

TCP/IP のネットワーク・デベロッパー・キット

ネットワーク・デベロッパー・キット(NDK)には、TCP/IP スタック、いくつかのネットワーク・アプリケーション、および EMAC デバイス・ドライバが含まれています。これらは、DaVinci™ デジタル・メディア・デバイスおよび、DM643x、DM648、DM642、C6424、C6452、C6455、C6474、C6747、TCI648x デバイスを含む、TMS320C600™ 高性能 DSP 上の DSP/BIOS で動作します。

 

参照: NDK ダウンロード・ページ(英語) – 現行および以前のバージョン

参照: DSP ターゲット・コンテンツ・インフラ(英語) – すべてのターゲット・ソフトウェア

参照: Wiki: NDK ライセンスと入手情報(英語) 

参照: TI エンジニア・コミュニティ

特長

NDK の内容:

  • コア TCP/IP プロトコル・スタック: VLAN パケット・プライオリティ・マーキング、TCP、UDP、ICMP、IGMP、IP、および ARP を含む、デュアルモード IPv6/IPv4 スタック、バイナリのみ
  • ネットワーク・アプリケーション: HTTP、TELNET、TFTP、DNS、DHCP(IPv4 のみ)のソースとバイナリ
  • アプリーケーション・プログラミング・インターフェイス: BSD ソケット、イーサネットのサポートを含む
  • デバイス・ドライバ:サポートされている DSP のオンチップ EMAC 用 テスト済みデバイス・ドライバ、ソースおよびバイナリで提供

NDK の使用に必須の項目:


無償の開発および製造ライセンス


NDK は、開発用と製造用ともに無償で入手できます。

含まれるもの

  • NDK は、無償でダウンロード可能であり、 TI のサポートされている全てのデバイス用の TCP/IP スタック・バイナリ・ライブラリを含んでいます。
  • ネットワーク・アプリケーション、ジャンボ・パケット・バッファ・マネージャ、およびデバイス・ドライバのソース・コードとバイナリ・ライブラリを提供しています。
  • NDK には、サンプル・プログラムや資料(リリース・ノート、ユーザー・ガイド、イーサネット・ドライバ・デザイン・ガイドおよびプログラマーズ・ガイド)も含まれています。
ドライバとライブラリ ダウンロード
TMS320C6000 チップ・サポート・ライブラリ
SPRC090 — チップ・サポート・ライブラリ (CSL) は、使いやすさ、各種 C6000 デバイス間の互換性確保、ハードウェアの抽象化を重視し、DSP のオンチップ・ペリフェラルの構成と制御を目的とする API (アプリケーション・プログラミング・インターフェイス) を実装しています。このライブラリは開発環境の標準化と移植性を実現し、開発期間の短縮に貢献します。「特長」セクションに記載した機能は、以下の各デバイス向けの特化設計を採用しています。C6201、C6202、C6203、C6204、C6205、C6211、C6410、C6412、C6413、C6414、C6415、C6416、C6418、C6701、C6711、C6712、C6713、DA610、DM640、DM641、DM642。

特長

モジュール名 ペリフェラルの概要
CACHE キャッシュ
DAT デバイスに依存しないデータのコピー / 大量生成 (Device independent data copy/fill)
DMA ダイレクト・メモリ・アクセス (Direct memory access)
EDMA エンハンスト・ダイレクト・メモリ・アクセス (Enhanced direct memory access)
EMIF、EMIFA、EMIFB 外部メモリ・インターフェイス (External memory interfaces)
GPIO (...)
ドライバとライブラリ ダウンロード
TMS320C62x/TMS320C64x FastRTS ライブラリ
SPRC122 C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム・アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C コードを使用すると、ユーザーの皆様はこれらの関数をインライン化し、さらに性能を改善できます。

特長

単精度と倍精度の算術関数 単精度と倍精度の変換関数
浮動小数点の加算 浮動小数点から 32 ビット符号付き整数への変換
32 ビット符号付き整数から浮動小数点への変換
浮動小数点の除算 浮動小数点から 40 ビット符号付き長整数への変換
40 ビット符号付き長整数から浮動小数点への変換
浮動小数点の乗算 浮動小数点から 32 ビット符号なし整数への変換
32 ビット符号なし整数から浮動小数点への変換
浮動小数点の逆数 浮動小数点から 40 ビット符号なし長整数への変換
40 ビット符号なし長整数から浮動小数点への変換
浮動小数点の減算 倍精度浮動小数点から単精度浮動小数点への変換
単精度浮動小数点から倍精度浮動小数点への変換
ドライバとライブラリ ダウンロード

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM111.ZIP (110 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SPRM112.ZIP (8 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM113.ZIP (8 KB) - BSDL Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
FC/CSP (GDK) 548 オプションの表示
FCBGA (GNZ) 548 オプションの表示
FCBGA (ZDK) 548 オプションの表示
FCBGA (ZNZ) 548 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ