トップ

製品の詳細

パラメータ

Arm CPU 1 Arm9 Arm MHz (Max.) 202, 256 DSP 1 C64x Operating systems DSP/BIOS, Integrity, Linux, Neutrino, PrOS, Windows Embedded CE Video acceleration 1 VICP Video port (configurable) 1 Dedicated Input, 1 Dedicated Output On-chip L2 cache/RAM 64 KB (DSP) DRAM DDR2 Ethernet MAC 10/100 USB 1 SPI 1 I2C 1 UART (SCI) 3 Rating Catalog open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

パッケージ|ピン|サイズ

NFBGA (ZWT) 361 256 mm² 16 x 16 open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

特長

  • Get started today with production-ready, easy-to-use audio and video codecs for digital media processors based on DaVinci™ technology. Also available are various O/S Board Support Packages and software updates. All codecs are available for FREE evaluation. REQUEST FREE SOFTWARE!
  • High-Performance Digital Media SoC
    • C64x+™ DSP Clock Rate
      • 405-MHz (Max) at 1.05 V or 513-MHz (Max) at 1.2 V
    • ARM926EJ-S™ Clock Rate
      • 202.5-MHz (Max) at 1.05 V or 256-MHz (Max) at 1.2 V
    • Eight 32-Bit C64x+ Instructions/Cycle
    • 4752 C64x+ MIPS
    • Fully Software-Compatible With C64x &153; ARM9™
  • Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 × 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Additional C64x+™ Enhancements
      • Protected Mode Operation
      • Exceptions Support for Error Detection and Program Redirection
      • Hardware Support for Modulo Loop Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • Compact 16-Bit Instructions
    • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 32K-Byte L1P Program RAM/Cache (Direct Mapped)
    • 80K-Byte L1D Data RAM/Cache (2-Way Set-Associative)
    • 64K-Byte L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
  • ARM926EJ-S Core
    • Support for 32-Bit and 16-Bit (Thumb® Mode) Instruction Sets
    • DSP Instruction Extensions and Single Cycle MAC
    • ARM® Jazelle® Technology
    • Embedded ICE-RT™ Logic for Real-Time Debug
  • ARM9 Memory Architecture
    • 16K-Byte Instruction Cache
    • 8K-Byte Data Cache
    • 16K-Byte RAM
    • 8K-Byte ROM
  • Embedded Trace Buffer™ (ETB11™) With 4KB Memory for ARM9 Debug
  • Endianness: Little Endian for ARM and DSP
  • Video Imaging Co-Processor (VICP)
  • Video Processing Subsystem
    • Front End Provides:
      • CCD and CMOS Imager Interface
      • BT.601/BT.656 Digital YCbCr 4:2:2 (8-/16-Bit) Interface
      • Preview Engine for Real-Time Image Processing
      • Glueless Interface to Common Video Decoders
      • Histogram Module
      • Auto-Exposure, Auto-White Balance, and Auto-Focus Module
      • Resize Engine
        • Resize Images From 1/4× to 4×
        • Separate Horizontal/Vertical Control
    • Back End Provides:
      • Hardware On-Screen Display (OSD)
      • Four 54-MHz DACs for a Combination of
        • Composite NTSC/PAL Video
        • Luma/Chroma Separate Video (S-video)
        • Component (YPbPr or RGB) Video (Progressive)
      • Digital Output
        • 8-/16-bit YUV or up to 24-Bit RGB
        • HD Resolution
        • Up to Two Video Windows
  • External Memory Interfaces (EMIFs)
    • 32-Bit DDR2 SDRAM Memory Controller With 256M-Byte Address Space (1.8-V I/O)
    • Asynchronous16-Bit Wide EMIF (EMIFA) With 128M-Byte Address Reach
      • Flash Memory Interfaces
        • NOR (8-/16-Bit-Wide Data)
        • NAND (8-/16-Bit-Wide Data)
  • Flash Card Interfaces
    • Multimedia Card (MMC)/Secure Digital (SD) with Secure Data I/O (SDIO)
    • CompactFlash Controller With True IDE Mode
    • SmartMedia
    • Memory Stick® and Memory Stick Pro™
  • Enhanced Direct-Memory-Access (EDMA3) Controller (64 Independent Channels)
  • Two 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One 64-Bit Watch Dog Timer
  • Three UARTs (One with RTS and CTS Flow Control)
  • One Serial Port Interface (SPI) With Two Chip-Selects
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Audio Serial Port (ASP)
    • I2S
    • AC97 Audio Codec Interface
    • Standard Voice Codec Interface (AIC12)
  • 10/100 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant
    • Media Independent Interface (MII)
  • VLYNQ™ Interface (FPGA Interface)
  • Host Port Interface (HPI) with 16-Bit Multiplexed Address/Data
  • USB Port With Integrated 2.0 PHY
    • USB 2.0 High-/Full-Speed Client
    • USB 2.0 High-/Full-/Low-Speed Host
  • Three Pulse Width Modulator (PWM) Outputs
  • Macrovision® Anticopy Protection (TMS320DM6442 only)(1)
  • On-Chip ARM ROM Bootloader (RBL) to Boot From NAND Flash or UART
  • ATA/ATAPI I/F (ATA/ATAPI-5 Specification)
  • Individual Power-Saving Modes for ARM/DSP
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • Up to 71 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • 361-Pin Pb-Free BGA Package (ZWT Suffix), 0.8-mm Ball Pitch
  • 0.09-µm/6-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.05-V or 1.2-V internal
  • Applications:
    • Digital Media
    • Networked Media Encode/Decode
    • Video Imaging
    • Portable Media Players

(1) This device is protected by U.S. patent numbers 4,631,603; 4,819,098; 5,315,448; and 6,516,132, and other intellectual property rights. The use of Macrovision's copy protection technology in the device must be authorized by Macrovision and is intended for home and other limited pay-per-view uses only, unless otherwise authorized in writing by Macrovision. Reverse engineering or disassembly is prohibited.

All trademarks are the property of their respective owners.

open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

概要

The TMS320DM6441 (also referenced as DM6441) leverages TI's DaVinci™ technology to meet the networked media encode and decode application processing needs of next-generation embedded devices.

The DM6441 enables OEMs and ODMs to quickly bring to market devices featuring robust operating systems support, rich user interfaces, high processing performance, and long battery life through the maximum flexibility of a fully integrated mixed processor solution.

The dual-core architecture of the DM6441 provides benefits of both DSP and Reduced Instruction Set Computer (RISC) technologies, incorporating a high-performance TMS320C64x+ DSP core and an ARM926EJ-S core.

The ARM926EJ-S is a 32-bit RISC processor core that performs 32-bit or 16-bit instructions and processes 32-bit, 16-bit, or 8-bit data. The core uses pipelining so that all parts of the processor and memory system can operate continuously.

The ARM core incorporates:

  • A coprocessor 15 (CP15) and protection module
  • Data and program memory management units (MMUs) with table look-aside buffers.
  • Separate 16K-byte instruction and 8K-byte data caches. Both are four-way associative with virtual index virtual tag (VIVT).

The TMS320C64x+™ DSPs are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. It is based on an enhanced version of the second-generation high-performance, advanced very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSP cores an excellent choice for digital media applications. The C64x is a code-compatible member of the C6000™ DSP platform. The TMS320C64x+ DSP is an enhancement of the C64x+ DSP with added functionality and an expanded instruction set.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 4104 million instructions per second (MIPS) at a clock rate of 513 MHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units&151;two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in video and imaging applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 2052 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 4104 MMACS. For more details on the C64x+ DSP, see the TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (literature number SPRU732).

The DM6441 also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The DM6441 core uses a two-level cache-based architecture. The Level 1 program cache (L1P) is a 256K-bit direct mapped cache and the Level 1 data cache (L1D) is a 640K-bit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 512K-bit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes: two configurable video ports; a 10/100 Mb/s Ethernet MAC (EMAC) with a management data input/output (MDIO) module; an inter-integrated circuit (I2C) bus interface; one audio serial port (ASP); two 64-bit general-purpose timers each configurable as two independent 32-bit timers; one 64-bit watchdog timer; up to 71 pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; three UARTs with hardware handshaking support on one UART; three pulse width modulator (PWM) peripherals; and two external memory interfaces: an asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher speed synchronous memory interface for DDR2.

The DM6441 device includes a video processing subsystem (VPSS) with two configurable video/imaging peripherals: one video processing front-end (VPFE) input used for video capture, one video processing back-end (VPBE) output with imaging coprocessor (VICP) used for display.

The video processing front-end (VPFE) consists of a CCD controller (CCDC), a preview engine (previewer), histogram module, auto-exposure/white balance/focus module (H3A), and resizer. The CCDC is capable of interfacing to common video decoders, CMOS sensors, and charge coupled devices (CCDs). The previewer is a real-time image processing engine that takes raw imager data from a CMOS sensor or CCD and converts from an RGB Bayer pattern to YUV4:2:2. The histogram and H3A modules provide statistical information on the raw color data for use by the DM6441. The resizer accepts image data for separate horizontal and vertical resizing from 1/4x to 4x in increments of 256/N, where N is between 64 and 1024.

The video processing back-end (VPBE) consists of an on-screen display engine (OSD) and a video encoder (VENC). The OSD engine is capable of handling two separate video windows and two separate OSD windows. Other configurations include two video windows, one OSD window, and one attribute window allowing up to eight levels of alpha blending. The VENC provides four analog DACs that run at 54 MHz, providing a means for composite NTSC/PAL video, S-Video, and/or component video output. The VENC also provides up to 24 bits of digital output to interface to RGB888 devices. The digital output is capable of 8/16-bit BT.656 output and/or CCIR.601 with separate horizontal and vertical syncs. VFocus (part of the VPBE functionality and operationally (e.g., 16-bit multiplexed address/data) is also provided.

The Ethernet media access controller (EMAC) provides an efficient interface between the DM6441 and the network. The DM6441 EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex mode, with hardware flow control and quality of service (QOS) support.

The management data input/output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the ARM, the MDIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the ARM, allowing the ARM to poll the link status of the device without continuously performing costly MDIO accesses.

The HPI, I2C, SPI, USB2.0, and VLYNQ ports allow DM6441 to easily control peripheral devices and/or communicate with host processors. The DM6441 also provides Memory Stick/Memory Stick Pro card support, MMC/SD with SDIO support, and a universal serial bus (USB).

The DM6441 also includes a video/imaging coprocessor (VICP) to offload many video and imaging processing tasks from the DSP core, making more DSP MIPS available for common video and imaging algorithms. For more information on the VICP enhanced codecs, such as H.264 and MPEG4, please contact your nearest TI sales representative.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The DM6441 has a complete set of development tools for both the ARM and DSP. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code

open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ
ダウンロード

Limited design support from TI available

This product has limited design support from TI for existing projects. If available, you will find relevant collateral, software and tools in the product folder. For existing designs using this product, you can request support in the TI E2ETM support forums, but limited support is available for this product.

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 78
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320DM6441 Digital Media System-on-Chip データシート 2010年 8月 30日
* エラッタ TMS320DM6441 Digital Media System-on-Chip Silicon Errata (Revs 2.1, 1.3,1.2,1.1) 2010年 8月 12日
アプリケーション・ノート High-Speed Interface Layout Guidelines 2018年 10月 11日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 7.3 User's Guide 2012年 8月 21日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 7.3 User's Guide 2012年 8月 21日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド TMS320DM644x DMSoC 64-bit Timer User's Guide 2011年 8月 1日
ユーザー・ガイド TMS320C6000 Programmer's Guide 2011年 7月 11日
ユーザー・ガイド TMS320DM644x DMSoC Inter-Integrated Circuit (I2C) Peripheral User's Guide 2011年 3月 25日
ユーザー・ガイド TMS320DM644x DMSoC Video Processing Back End (VPBE) User's Guide 2011年 1月 27日
ユーザー・ガイド TMS320DM644x DMSoC DDR2 Memory Controller User's Guide 2011年 1月 12日
ユーザー・ガイド TMS320DM644x DMSoC EMAC/MDIO Module User's Guide 2010年 12月 23日
ユーザー・ガイド TMS320DM644x DMSoC Video Processing Front End (VPFE) User's Guide 2010年 8月 25日
ユーザー・ガイド TMS320DM644x DMSoC General-Purpose Input/Output (GPIO) User's Guide 2010年 8月 19日
アプリケーション・ノート TMS320DM6446/3 Power Consumption Summary 2010年 8月 16日
ユーザー・ガイド TMS320DM644x DMSoC Pulse-Width Modulator (PWM) User's Guide 2010年 8月 6日
ユーザー・ガイド TMS320C64x+ DSP Megamodule Reference Guide 2010年 8月 3日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide 2010年 7月 30日
ユーザー・ガイド TMS320DM644x DMSoC ARM Subsystem Reference Guide 2010年 7月 21日
アプリケーション・ノート TMS320C6472 Serial RapidIO Implementation Guidelines 2010年 7月 20日
ユーザー・ガイド TMS320DM644x DMSoC Univesal Serial Bus (USB) Controller User's Guide 2010年 6月 2日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 7.0 User's Guide 2010年 3月 18日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 7.0 User's Guide 2010年 3月 18日
アプリケーション・ノート TMS320DM64xx USB Compliance Checklist 2010年 3月 10日
アプリケーション・ノート Booting and Flashing via the DaVinci TMS320DM644x Serial Interface 2009年 9月 10日
アプリケーション・ノート LSP 2.00 DaVinci Linux Drivers 2009年 7月 8日
アプリケーション・ノート Common Object File Format (COFF) 2009年 4月 15日
ユーザー・ガイド TMS320DM644x DMSoC Asynchronous External Memory Interface User's Guide 2009年 2月 24日
ユーザー・ガイド TMS320DM644x DMSoC Host Port Interface (HPI) User's Guide 2009年 2月 22日
ユーザー・ガイド TMS320C64x+ DSP Cache User's Guide 2009年 2月 11日
アプリケーション・ノート De-Interlacing and YUV 4:2:2 to 4:2:0 Conversion on DM6446 Using the Resizer 2008年 12月 17日
アプリケーション・ノート Booting DaVinci EVM from NAND Flash 2008年 12月 15日
アプリケーション・ノート 5 VIN solution using DCDC Controllers, a LDO, and a Digitally Prog. Sequencer 2008年 11月 24日
その他の技術資料 TMS320C6000 高性能 DSP シリーズ プロダクト・ブリテン (Rev. B 翻訳版) 2008年 11月 17日
その他の技術資料 DaVinci Technology Overview Brochure 2008年 9月 27日
アプリケーション・ノート EDMA v2.0 to EDMA v3.0 (EDMA3) Migration Guide 2008年 8月 21日
アプリケーション・ノート Understanding the Davinci Preview Engine 2008年 7月 23日
アプリケーション・ノート Understanding TI’s PCB Routing Rule-Based DDR Timing Specification 2008年 7月 17日
アプリケーション・ノート Understanding the Davinci Resizer 2008年 7月 17日
アプリケーション・ノート Implementing DDR2 PCB Layout on the DM644x DMSoC 2008年 6月 16日
アプリケーション・ノート Building a Small Embedded Linux Kernel Example 2008年 5月 27日
ユーザー・ガイド TMS320DM644x DMSoC Multimedia Card (MMC)/Secure Digital (SD) Card Controller UG 2008年 5月 27日
ユーザー・ガイド TMS320C6000 Assembly Language Tools v 6.1 User's Guide 2008年 5月 15日
ユーザー・ガイド TMS320C6000 Optimizing Compiler v 6.1 User's Guide 2008年 5月 15日
ユーザー・ガイド TMS320C64x+ DSP Image/Video Processing Library (v2.0) Programmer's Reference 2008年 5月 5日
アプリケーション・ノート TMS320DM6441 Power Consumption Summary Application Report 2008年 4月 8日
ユーザー・ガイド TMS320DM644x DMSoC Universal Asynchronous Receiver/Transmitter (UART) UG 2008年 4月 8日
ユーザー・ガイド TMS320C64x+ DSP Little-Endian Library Programmer's Reference 2008年 3月 6日
アプリケーション・ノート Creating a TMS320DM6446 Audio Encode Example Using XDC Tools 2008年 2月 26日
ユーザー・ガイド TMS320DM644x DMSoC Enhanced Direct Memory Access (EDMA) Controller User's Guide 2008年 2月 25日
ユーザー・ガイド TMS320C64x+ DSP メガモジュール リファレンス・ガイド (Rev. H 翻訳版) 最新の英語版をダウンロード (Rev.K) 2007年 10月 1日
ユーザー・ガイド TMS320DM644x DMSoC VLYNQ Port User's Guide 2007年 9月 20日
ユーザー・ガイド TMS320DM644x DMSoC Audio Serial Port (ASP) User's Guide 2007年 9月 17日
アプリケーション・ノート Decode Demo for the DaVinci DVEVM/DVSDK 1.2 2007年 6月 27日
アプリケーション・ノート Encode Demo for the DaVinci DVEVM/DVSDK 1.2 2007年 6月 27日
アプリケーション・ノート EncodeDecode Demo for the DaVinci DVEVM/DVSDK 1.2 2007年 6月 27日
ユーザー・ガイド TMS320DM644x DMSoC Peripherals Overview Reference Guide 2007年 4月 18日
ユーザー・ガイド TMS320DM644x DVEVM Windows CE v5.0 BSP Codec Engine Binary User’s Guide 2007年 3月 23日
ユーザー・ガイド TMS320DM644x DVEVM Windows CE v5.0 BSP Codec Engine User’s Guide 2007年 3月 23日
その他の技術資料 DaVinci Technology - Digital Video Innovation Product Bulletin 2007年 2月 13日
その他の技術資料 Overview of DaVinci™ TMS320DM644x Digital Media Portfolio 2007年 2月 13日
ユーザー・ガイド TMS320DM644x DMSoC Serial Peripheral Interface (SPI) User's Guide 2007年 2月 7日
アプリケーション・ノート DaVinci Technology Background and Specifications 2007年 1月 4日
その他の技術資料 Ittiam Collateral- For DaVinci DM6441 2006年 12月 27日
アプリケーション・ノート mona 2006年 12月 21日
その他の技術資料 Portable Media Player Based on DaVinci Technology 2006年 11月 14日
ユーザー・ガイド TMS320C6000 オプティマイジング(最適化)C/C++ コンパイラ ユーザーズ・ガイド (Rev. L 翻訳版) 最新の英語版をダウンロード (Rev.U) 2006年 11月 6日
アプリケーション・ノート TMS320DM644x DMSoCにおけるDDR2 PCBレイアウトの実装 (Rev. B 翻訳版) 最新の英語版をダウンロード (Rev.G) 2006年 11月 6日
その他の技術資料 Universal IP Player Solution from ATEME 2006年 11月 2日
その他の技術資料 TMS320DM6441 Product Bulletin 2006年 10月 27日
その他の技術資料 DaVinci Benchmarks Product Bulletin 2006年 9月 12日
アプリケーション・ノート Fast Development with DaVinci On Screen Display (OSD) 2006年 7月 6日
ユーザー・ガイド TMS320C64x+ DSP Big-Endian Library Programmer's Reference 2006年 3月 10日
ユーザー・ガイド TMS320C64x+ Image/Video Processing Library Programmer's Reference 2006年 3月 10日
アプリケーション・ノート EDMA v3.0 (EDMA3) Migration Guide for TMS320DM644x DMSoC 2005年 12月 3日
ユーザー・ガイド TMS320DM644x DMSoC ATA Controller User's Guide 2005年 12月 3日
ユーザー・ガイド TMS320DM644x DMSoC DSP Subsystem Reference Guide 2005年 12月 3日
アプリケーション・ノート TMS320C64x to TMS320C64x+ CPU Migration Guide 2005年 10月 20日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

ソフトウェア開発キット (SDK) ダウンロード
Linux デジタル・ビデオ・ソフトウェア開発キット(DVSDK)v2x/v3x - DaVinci デジタル・メディア・プロセッサ
LINUXDVSDK-DV 発効日:2010 年 10 月 - Linux DVSDK v4 のリリース日。 上記に掲載されていない各種 DaVinci™ デバイスについては、ご希望のデバイスの型番を TIウェブサイトで検索してください。今後、この製品ページに、お客様がご使用になっている最新の DVSDK へのリンクを掲載する予定です。

DaVinci システムのインテグレータの皆様は、Linux&trade (...)

特長

Linux DaVinci デジタル・ビデオ・ソフトウェア開発キット (DVSDK) のどのバージョンも、DaVinci テクノロジー・ベースのデバイス上でマルチメディア・アプリケーションの開発を開始するために必要とされるすべてのソフトウェア・コンポーネントとツールを組み合わせたものです。 

 

DVSDK v3.10 - DM355 と DM6467T (1 GHz) – PRODUCTION
Linux DaVinci DVSDK v3.10 は、これらのデバイス上でマルチメディア・アプリケーションの開発を開始するために必要とされるすべてのソフトウェア・コンポーネントとツールを組み合わせたものです。

  • DM6467T Codec Server - H.264 HP Dec、H.264 BP Enc、MPEG-2 MP Dec、AAC LC Enc/Dec、G.711 Enc/Dec、TI Codec Engine など。
  • DM355 Codecs – MPEG4 SP Enc/Dec、JPEG Enc/Dec
  • Linux Kernel Port - この Linux (...)
アプリケーション・ソフトウェアとフレームワーク ダウンロード
マルチメディア・フレームワーク製品(MFP)- コーデック・エンジン、フレームワーク・コンポーネントおよび XDAIS
TMDMFP Multimedia Framework Products (MFP)

A major advantage of programmable DSPs over fixed-function devices is their ability to accelerate multiple multimedia functions in a single device. TI multimedia framework products are designed to enable users to easily share a DSP between algorithms by handling (...)

特長
Multimedia Framework Products (MFP) - Codec Engine and xDAIS Framework Components

Codec Engine - Codec Engine is a codec execution framework that automates the invocation and instantiation of eXpressDSP-compliant codecs and algorithms. Codec Engine can execute in ARM-only, ARM-DSP, or DSP-only (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

295
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

1495
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
TMS320C62x/TMS320C64x FastRTS ライブラリ
SPRC122 C62x/64x FastRTS ライブラリは、最適化済みの浮動小数点関数ライブラリであり、TMS320C62x または TMS320C64x どちらかのデバイスを使用する C プログラマ向けです。これらのルーチンは通常、最適な実行速度を重視する演算集中型のリアルタイム・アプリケーションで使用します。現行の浮動小数点ライブラリ (RTS) の関数を FastRTS ライブラリで置き換えると、既存のコードを書き換えずに実行速度を大幅に高速化することができます。

また、このリリースは、FastRTS ライブラリで使用できる一部の関数に対応する C の実装も収録しています。これらの C コードを使用すると、ユーザーの皆様はこれらの関数をインライン化し、さらに性能を改善できます。

特長

単精度と倍精度の算術関数 単精度と倍精度の変換関数
浮動小数点の加算 浮動小数点から 32 ビット符号付き整数への変換
32 ビット符号付き整数から浮動小数点への変換
浮動小数点の除算 浮動小数点から 40 ビット符号付き長整数への変換
40 ビット符号付き長整数から浮動小数点への変換
浮動小数点の乗算 浮動小数点から 32 ビット符号なし整数への変換
32 ビット符号なし整数から浮動小数点への変換
浮動小数点の逆数 浮動小数点から 40 ビット符号なし長整数への変換
40 ビット符号なし長整数から浮動小数点への変換
浮動小数点の減算 倍精度浮動小数点から単精度浮動小数点への変換
単精度浮動小数点から倍精度浮動小数点への変換
ドライバとライブラリ ダウンロード
ビデオ/イメージング・コプロセッサ(VICP)シグナル・プロセッシング・ライブラリ
SPRC831 Texas Instruments VICP Signal processing library is a collection of highly tuned SW algorithms that execute on the VICP H/W accelerator. The library allows the application developer to effectively utilize the VICP performance without spending significant time in developing software for the (...)
特長
Download: VICP Signal Processing Library Archive
Version Windows Download Linux Download
v3.1.0 SPRC831d.zip SPRC847d.gz
v3.0.0 SPRC831c.zip SPRC847c.gz
v2.0.2 SPRC831b.zip SPRC847b.gz
v2.0.1 SPRC831a.zip SPRC847a.gz
ドライバとライブラリ ダウンロード
ソフトウェア・コーデック ダウンロード
CODECS - ビデオおよびスピーチ C64x+-ベース・デバイス (OMAP35x、C645x、C647x、DM646、DM644x、DM643x)
C64XPLUSCODECS TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into video and voice applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes are on (...)
特長

For best design results, find the codec(s) optimized for your platform. If none are available, click GET SOFTWARE button (above) for codecs optimized for TI C64x+ core-based devices (i.e. most devices in the OMAP35x, TMS320C645x, TMS320C647x, TMS320DM646x, TMS320DM644x and TMS320DM643x families).

  • For (...)
ソフトウェア・コーデック ダウンロード
コーデック - DM644x デバイス向けに最適化
DM644XCODECS TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into audio, video and voice applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes (...)
特長

DM644x Codecs are optimized for use on TMS320DM6441, TMS320DM6443 and TMS320DM6446 processors. For best design results, use these. If you seek additional TI codecs, find those optimized for TI C64x+ core-based devices (i.e. most devices in the OMAP35x, C645x, C647x, DM646x, DM644x and DM643x (...)

ソフトウェア・コーデック ダウンロード
eXpressDSP アルゴリズム・スタンダード – xDAIS デベロッパーズ・キットと xDM
TMDXDAISXDM xDAIS and xDM

The eXpressDSP™ Algorithm Interoperability Standard (xDAIS) and the eXpressDSP Digital Media (xDM) standard fully leverage the ability of DSPs to perform a wide range of multimedia functions on a single device. eXpressDSP compliance is achieved by adhering to these standards. To (...)

特長
xDAIS and xDM Technical Overview eXpressDSP Digital Media (xDM) standard - The xDM standard defines APIs through which an application invokes a particular class of codec, such as video decode or audio encode. xDM APIs are defined for the following codecs classes:
  • Video decode
  • Video encode
  • Image decode
  • (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM330.ZIP (8 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM331.ZIP (8 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM345.ZIP (112 KB) - IBIS Model

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
NFBGA (ZWT) 361 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ