トップ

製品の詳細

パラメータ

Arm CPU 1 Arm9 Arm MHz (Max.) 500 DSP 1 C64x Operating system DSP/BIOS, Linux, VLX Video acceleration 2 HDVICPs Video port (configurable) 1 for Dual SD or Single HD Display, 1 for Dual SD or Single HD or Single Raw Capture, VPIF On-chip L2 cache/RAM 128 KB (DSP) DRAM DDR2 PCI/PCIe 1 32-Bit [66 MHz] Ethernet MAC 10/100/1000 USB 0 SPI 1 I2C 1 UART (SCI) 3 Display type 1 Video Port Interface Operating temperature range (C) -40 to 85, 0 to 85 Rating Catalog open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

特長

  • High-Performance Digital Media SoC
    • 1-GHz C64x+™ Clock Rate
    • 500-MHz ARM926EJ-S™ Clock Rate
    • Eight 32-Bit C64x+ Instructions/Cycle
    • 8000 C64x+ MIPS
    • Fully Software-Compatible With C64x / ARM9™
    • Industrial Temperature Devices Available
  • Advanced Very-Long-Instruction-Word (VLIW) TMS320C64x+™ DSP Core
    • Eight Highly Independent Functional Units
      • Six ALUs (32-/40-Bit), Each Supports Single 32-Bit, Dual 16-Bit, or Quad 8-Bit Arithmetic per Clock Cycle
      • Two Multipliers Support Four 16 x 16-Bit Multiplies (32-Bit Results) per Clock Cycle or Eight 8 x 8-Bit Multiplies (16-Bit Results) per Clock Cycle
    • Load-Store Architecture With Non-Aligned Support
    • 64 32-Bit General-Purpose Registers
    • Instruction Packing Reduces Code Size
    • All Instructions Conditional
    • Additional C64x+™ Enhancements
      • Protected Mode Operation Exceptions
      • Support for Error Detection and Program Redirection
      • Hardware Support for Modulo Loop Operation
  • C64x+ Instruction Set Features
    • Byte-Addressable (8-/16-/32-/64-Bit Data)
    • 8-Bit Overflow Protection
    • Bit-Field Extract, Set, Clear
    • Normalization, Saturation, Bit-Counting
    • Compact 16-Bit Instructions
    • Additional Instructions to Support Complex Multiplies
  • C64x+ L1/L2 Memory Architecture
    • 32K-Byte L1P Program RAM/Cache (Direct Mapped)
    • 32K-Byte L1D Data RAM/Cache (2-Way Set-Associative)
    • 128K-Byte L2 Unified Mapped RAM/Cache (Flexible RAM/Cache Allocation)
  • ARM926EJ-S Core
    • Support for 32-Bit and 16-Bit (Thumb® Mode) Instruction Sets
    • DSP Instruction Extensions and Single Cycle MAC
    • ARM® Jazelle® Technology
    • EmbeddedICE-RT™ Logic for Real-Time Debug
  • ARM9 Memory Architecture
    • 16K-Byte Instruction Cache
    • 8K-Byte Data Cache
    • 32K-Byte RAM
    • 8K-Byte ROM
  • Embedded Trace Buffer™ (ETB11™) With 4KB Memory for ARM9 Debug
  • Endianness: Little Endian for ARM and DSP
  • Dual Programmable High-Definition Video Image Co-Processor (HDVICP) Engines
    • Supports a Range of Encode, Decode, and Transcode Operations
      • H.264, MPEG2, VC1, MPEG4 SP/ASP
  • 150-MHz Video Port Interface (VPIF)
    • Two 8-Bit SD (BT.656), Single 16-Bit HD (BT.1120), or Single Raw (8-/10-/12-Bit) Video Capture Channels
    • Two 8-Bit SD (BT.656) or Single 16-Bit HD (BT.1120) Video Display Channels
  • Video Data Conversion Engine (VDCE)
    • Horizontal and Vertical Downscaling
    • Chroma Conversion (4:2:2 ↔ 4:2:0)
  • Two Transport Stream Interface (TSIF) Modules (One Parallel/Serial and One Serial Only)
    • TSIF for MPEG Transport Stream
    • Simultaneous Synchronous or Asynchronous Input/Output Streams
    • Absolute Time Stamp Detection
    • PID Filter With 7 PID Filter Tables
    • Corresponding Clock Reference Generator (CRGEN) Modules for System Time-Clock Recovery
  • External Memory Interfaces (EMIFs)
    • Up to 400-MHz 32-Bit DDR2 SDRAM Memory Controller With 512M-Byte Address Space (1.8-V I/O)
    • Asynchronous16-Bit Wide EMIF (EMIFA) With 128M-Byte Address Reach
      • Flash Memory Interfaces
        • NOR (8-/16-Bit-Wide Data)
        • NAND (8-/16-Bit-Wide Data)
  • Enhanced Direct-Memory-Access (EDMA) Controller (64 Independent Channels)
    • Programmable Default Burst Size
  • 10/100/1000 Mb/s Ethernet MAC (EMAC)
    • IEEE 802.3 Compliant (3.3-V I/O Only)
    • Supports MII and GMII Media Independent Interfaces
    • Management Data I/O (MDIO) Module
  • USB Port With Integrated 2.0 PHY
    • USB 2.0 High-/Full-Speed Client
    • USB 2.0 High-/Full-/Low-Speed Host (Mini-Host, Supporting One External Device)
  • 32-Bit, 66-MHz, 3.3 V Peripheral Component Interconnect (PCI) Master/Slave Interface
    • Conforms to PCI Specification 2.3
  • Two 64-Bit General-Purpose Timers (Each Configurable as Two 32-Bit Timers)
  • One 64-Bit Watch Dog Timer
  • Three Configurable UART/IrDA/CIR Modules
    (One With Modem Control Signals)
    • Supports up to 1.8432 Mbps UART
    • SIR and MIR (0.576 MBAUD)
    • CIR With Programmable Data Encoding
  • One Serial Peripheral Interface (SPI) With Two Chip-Selects
  • Master/Slave Inter-Integrated Circuit (I2C Bus™)
  • Two Multichannel Audio Serial Ports (McASPs)
    • One Four Serializer Transmit/Receive Port
    • One Single DIT Transmit Port for S/PDIF
  • 32-Bit Host Port Interface (HPI)
  • VLYNQ™ Interface (FPGA Interface)
  • Two Pulse Width Modulator (PWM) Outputs
  • ATA/ATAPI I/F (ATA/ATAPI-6 Specification)
  • Up to 33 General-Purpose I/O (GPIO) Pins (Multiplexed With Other Device Functions)
  • On-Chip ARM ROM Bootloader (RBL)
  • Individual Power-Saving Modes for ARM/DSP
  • Flexible PLL Clock Generators
  • IEEE-1149.1 (JTAG) Boundary-Scan-Compatible
  • 529-Pin Pb-Free BGA Package (CUT Suffix), 0.8-mm Ball Pitch
  • 0.09-µm/7-Level Cu Metal Process (CMOS)
  • 3.3-V and 1.8-V I/O, 1.3-V Internal
  • Community Reesources

All other trademarks are the property of their respective owners.

Applications:

  • Video Encode/Decode/Transcode/Transrate
  • Digital Media
  • Networked Media Encode/Decode
  • Video Imaging
  • Video Infrastructure
  • Video Conferencing
open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ

概要

The TMS320DM6467T (also referenced as DM6467T) leverages TI's DaVinci™ technology to meet the networked media encode and decode application processing needs of next-generation embedded devices.

The DM6467T enables OEMs and ODMs to quickly bring to market devices featuring robust operating systems support, rich user interfaces, high processing performance, and long battery life through the maximum flexibility of a fully integrated mixed processor solution.

The dual-core architecture of the DM6467T provides benefits of both DSP and Reduced Instruction Set Computer (RISC) technologies, incorporating a high-performance TMS320C64x+ DSP core and an ARM926EJ-S core.

The ARM926EJ-S is a 32-bit RISC processor core that performs 32-bit or 16-bit instructions and processes 32-bit, 16-bit, or 8-bit data. The core uses pipelining so that all parts of the processor and memory system can operate continuously.

The ARM core incorporates:

  • A coprocessor 15 (CP15) and protection module
  • Data and program Memory Management Units (MMUs) with table look-aside buffers.
  • Separate 16K-byte instruction and 8K-byte data caches. Both are four-way associative with virtual index virtual tag (VIVT).

The TMS320C64x+™ DSPs are the highest-performance fixed-point DSP generation in the TMS320C6000™ DSP platform. It is based on an enhanced version of the second-generation high-performance, advanced very-long-instruction-word (VLIW) architecture developed by Texas Instruments (TI), making these DSP cores an excellent choice for digital media applications. The C64x is a code-compatible member of the C6000™ DSP platform. The TMS320C64x+ DSP is an enhancement of the C64x+ DSP with added functionality and an expanded instruction set.

Any reference to the C64x DSP or C64x CPU also applies, unless otherwise noted, to the C64x+ DSP and C64x+ CPU, respectively.

With performance of up to 8000 million instructions per second (MIPS) at a clock rate of 1 GHz, the C64x+ core offers solutions to high-performance DSP programming challenges. The DSP core possesses the operational flexibility of high-speed controllers and the numerical capability of array processors. The C64x+ DSP core processor has 64 general-purpose registers of 32-bit word length and eight highly independent functional units— two multipliers for a 32-bit result and six arithmetic logic units (ALUs). The eight functional units include instructions to accelerate the performance in video and imaging applications. The DSP core can produce four 16-bit multiply-accumulates (MACs) per cycle for a total of 4000 million MACs per second (MMACS), or eight 8-bit MACs per cycle for a total of 8000 MMACS. For more details on the C64x+ DSP, see the TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide (literature number SPRU732).

The DM6467T also has application-specific hardware logic, on-chip memory, and additional on-chip peripherals similar to the other C6000 DSP platform devices. The DM6467T core uses a two-level cache-based architecture. The Level 1 program cache (L1P) is a 256K-bit direct mapped cache and the Level 1 data cache (L1D) is a 640K-bit 2-way set-associative cache. The Level 2 memory/cache (L2) consists of an 512K-bit memory space that is shared between program and data space. L2 memory can be configured as mapped memory, cache, or combinations of the two.

The peripheral set includes: a configurable video port; a 10/100/1000 Mb/s Ethernet MAC (EMAC) with a Management Data Input/Output (MDIO) module; a 4-bit transfer/4-bit receive VLYNQ interface; an inter-integrated circuit (I2C) Bus interface; a multichannel audio serial port (McASP0) with 4 serializers; a secondary multichannel audio serial port (McASP1) with a single transmit serializer; 2 64-bit general-purpose timers each configurable as 2 independent 32-bit timers; 1 64-bit watchdog timer; a configurable 32-bit host port interface (HPI); up to 33-pins of general-purpose input/output (GPIO) with programmable interrupt/event generation modes, multiplexed with other peripherals; 3 UART/IrDA/CIR interfaces with modem interface signals on UART0; 2 pulse width modulator (PWM) peripherals; an ATA/ATAPI-6 interface; a 66-MHz peripheral component interface (PCI); and 2 external memory interfaces: an asynchronous external memory interface (EMIFA) for slower memories/peripherals, and a higher speed synchronous memory interface for DDR2.

The Ethernet Media Access Controller (EMAC) provides an efficient interface between the DM6467T and the network. The DM6467T EMAC support both 10Base-T and 100Base-TX, or 10 Mbits/second (Mbps) and 100 Mbps in either half- or full-duplex mode; and 1000Base-TX (1 Gbps) in full-duplex mode with hardware flow control and quality of service (QOS) support.

The Management Data Input/Output (MDIO) module continuously polls all 32 MDIO addresses in order to enumerate all PHY devices in the system. Once a PHY candidate has been selected by the ARM, the MDIO module transparently monitors its link state by reading the PHY status register. Link change events are stored in the MDIO module and can optionally interrupt the ARM, allowing the ARM to poll the link status of the device without continuously performing costly MDIO accesses.

The PCI, HPI, I2C, SPI, USB2.0, and VLYNQ ports allow the DM6467T to easily control peripheral devices and/or communicate with host processors.

The DM6467T also includes a High-Definition Video/Imaging Co-processor (HDVICP) and Video Data Conversion Engine (VDCE) to offload many video and imaging processing tasks from the DSP core, making more DSP MIPS available for common video and imaging algorithms. For more information on the HDVICP enhanced codecs, such as H.264 and MPEG4, please contact your nearest TI sales representative.

The rich peripheral set provides the ability to control external peripheral devices and communicate with external processors. For details on each of the peripherals, see the related sections later in this document and the associated peripheral reference guides.

The DM6467T has a complete set of development tools for both the ARM and DSP. These include C compilers, a DSP assembly optimizer to simplify programming and scheduling, and a Windows™ debugger interface for visibility into source code execution.

open-in-new その他の メディア・プロセッサとオーディオ・プロセッサ
ダウンロード

Support through a third party

This product does not have ongoing direct design support from TI. For support while working through your design, you may contact one of the following third parties: D3 Engineering, elnfochips, Ittiam Systems, Path Partner Technology, or Z3 Technologies.

技術資料

= TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 39
種類 タイトル 英語版のダウンロード 日付
* データシート TMS320DM6467T Digital Media System-on-Chip データシート 2012年 7月 11日
* エラッタ TMS320DM6467T Digital Media System-on-Chip (DMSoC) Silicon Errata (Rev. 3.0) 2010年 7月 7日
アプリケーション・ノート Power Consumption Guide for the C66x 2011年 10月 6日
ユーザー・ガイド TMS320DM646x DMSoC Inter-Integrated Circuit (I2C) Module User's Guide 2011年 3月 25日
ユーザー・ガイド TMS320DM646x DMSoC DDR2 Memory Controller User's Guide 2011年 3月 21日
ユーザー・ガイド TMS320DM646x DMSoC Serial Peripheral Interface (SPI) User's Guide 2011年 3月 17日
アプリケーション・ノート Using the TMS320DM646x DMSoC Bootloader 2011年 3月 4日
ユーザー・ガイド TMS320DM646x DMSoC Enhanced Direct Memory Access Controller (EDMA) User's Guide 2011年 1月 14日
ユーザー・ガイド TMS320DM646x DMSoC 64-Bit Timer User's Guide 2011年 1月 7日
ユーザー・ガイド TMS320DM646x DMSoC EMAC/MDIO Module User's Guide 2010年 12月 23日
ユーザー・ガイド TMS320DM646x DMSoC Pulse-Width Modulator (PWM) User's Guide 2010年 8月 6日
ユーザー・ガイド TMS320DM646x DMSoC ARM Subsystem Reference Guide 2010年 8月 4日
ユーザー・ガイド TMS320C64x+ DSP Megamodule Reference Guide 2010年 8月 3日
ユーザー・ガイド TMS320C64x/C64x+ DSP CPU and Instruction Set Reference Guide 2010年 7月 30日
アプリケーション・ノート TMS320DM6467 to TMS320DM6467T Migration Guide 2010年 6月 8日
アプリケーション・ノート Using the Video Port of TMS320DM646x 2010年 4月 6日
ユーザー・ガイド TMS320DM646x DMSoC Peripheral Component Interconnect (PCI) User's Guide 2009年 11月 16日
ユーザー・ガイド TMS320DM646x DMSoC Peripherals Overview Reference Guide 2009年 11月 16日
ユーザー・ガイド TMS320DM646x DMSoC Video Port Interface User's Guide 2009年 11月 16日
アプリケーション・ノート TMS320DM6467T Power Consumption Summary 2009年 11月 13日
アプリケーション・ノート Running a TMS320C64x+ Codec Across TMS320C64x+ Based DSP Platforms 2009年 9月 24日
ユーザー・ガイド TMS320DM646x DMSoC Video Data Conversion Engine (VDCE) User's Guide 2009年 8月 26日
ユーザー・ガイド TMS320DM646x DMSoC Asynchronous External Memory Interface User's Guide 2009年 7月 14日
ユーザー・ガイド TMS320DM646x DMSoC Universal Asynchronous Receiver/Transmitter (UART) User's Gde 2009年 6月 21日
ユーザー・ガイド TMS320DM646x DMSoC General-Purpose Input/Output (GPIO) User's Guide 2009年 3月 13日
ユーザー・ガイド TMS320C64x+ DSP Cache User's Guide 2009年 2月 11日
アプリケーション・ノート Multiple TMS320DM6467 PCI Interface 2009年 2月 10日
アプリケーション・ノート Using the TMS320C6745/C6747 DSP Bootloader 2009年 2月 3日
ユーザー・ガイド TMS320DM646x DMSoC ATA Controller User's Guide 2009年 1月 27日
ユーザー・ガイド TMS320DM646x DMSoC Host Port Interface (HPI) User's Guide 2008年 11月 7日
その他の技術資料 DaVinci Technology Overview Brochure 2008年 9月 27日
アプリケーション・ノート Understanding TI’s PCB Routing Rule-Based DDR Timing Specification 2008年 7月 17日
ユーザー・ガイド TMS320DM646x DMSoC Transport Stream Interface (TSIF) Module User's Guide 2008年 7月 2日
アプリケーション・ノート Building a Small Embedded Linux Kernel Example 2008年 5月 27日
ユーザー・ガイド TMS320DM646x DMSoC Multichannel Audio Serial Port (McASP) User's Guide 2008年 3月 13日
ユーザー・ガイド TMS320DM646x DMSoC DSP Subsystem Reference Guide 2007年 12月 3日
ユーザー・ガイド TMS320DM646x DMSoC Image Coprocessor (IMCOP) Programmer's Reference Guide 2007年 12月 3日
ユーザー・ガイド TMS320DM646x DMSoC VLYNQ Port User's Guide 2007年 12月 3日
アプリケーション・ノート TMS320C64x to TMS320C64x+ CPU Migration Guide 2005年 10月 20日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ソフトウェア開発

ソフトウェア開発キット (SDK) ダウンロード
Linux デジタル・ビデオ・ソフトウェア開発キット(DVSDK)v2x/v3x - DaVinci デジタル・メディア・プロセッサ
LINUXDVSDK-DV 発効日:2010 年 10 月 - Linux DVSDK v4 のリリース日。 上記に掲載されていない各種 DaVinci™ デバイスについては、ご希望のデバイスの型番を TIウェブサイトで検索してください。今後、この製品ページに、お客様がご使用になっている最新の DVSDK へのリンクを掲載する予定です。

DaVinci システムのインテグレータの皆様は、Linux&trade (...)

特長

Linux DaVinci デジタル・ビデオ・ソフトウェア開発キット (DVSDK) のどのバージョンも、DaVinci テクノロジー・ベースのデバイス上でマルチメディア・アプリケーションの開発を開始するために必要とされるすべてのソフトウェア・コンポーネントとツールを組み合わせたものです。 

 

DVSDK v3.10 - DM355 と DM6467T (1 GHz) – PRODUCTION
Linux DaVinci DVSDK v3.10 は、これらのデバイス上でマルチメディア・アプリケーションの開発を開始するために必要とされるすべてのソフトウェア・コンポーネントとツールを組み合わせたものです。

  • DM6467T Codec Server - H.264 HP Dec、H.264 BP Enc、MPEG-2 MP Dec、AAC LC Enc/Dec、G.711 Enc/Dec、TI Codec Engine など。
  • DM355 Codecs – MPEG4 SP Enc/Dec、JPEG Enc/Dec
  • Linux Kernel Port - この Linux (...)
サンプル・コードとデモ ダウンロード
デバッグ・プローブ ダウンロード
Spectrum Digital XDS200 USB エミュレータ
TMDSEMU200-U Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

295
特長

XDS200 は、TI のプロセッサを対象とする最新の JTAG デバッグ・プローブ(エミュレータ)ファミリです。高い性能と一般的な機能を搭載した低コスト XDS100 と高性能 XDS560v2 の中間に位置する XDS200 は、TI のマイコン、プロセッサ、ワイヤレス・デバイスのデバッグのためのバランス重視のソリューションを提供します。

XDS200 は、販売開始から長い年月が経過している「XDS510」JTAG デバッガ・ファミリに比べ、データ・スループットが高いほか、ARM シリアル・ワイヤ・デバッグ・モードのサポート機能も追加しており、コスト低減を可能にします。

TI では開発ボードのスペース低減を推進しており、すべての XDS200 派生製品は、ターゲット接続用のプライマリ JTAG コネクティビティとして標準的な TI 20 ピン・コネクタを実装しています。この製品に加えて、すべての派生製品は、TI と ARM の標準的な JTAG ヘッダーに接続するためにモジュラー形式のターゲット構成アダプタも採用しています(付属するアダプタは、モデルによって異なります)。

XDS200 は、従来型の IEEE1149.1(JTAG)、IEEE1149.7(cJTAG)、ARM のシリアル・ワイヤ・デバッグ(SWD)とシリアル・ワイヤ出力(SWO)をサポートしており、+1.5V ~ 4.1V のインターフェイス・レベルで動作します。

IEEE1149.7 つまり Compact JTAG(cJTAG)は、従来型の JTAG を大幅に改良しており、2 本のピンだけで従来型のすべての機能をサポートします。また、TI のワイヤレス・コネクティビティ・マイコンでの利用も可能です。

シリアル・ワイヤ・デバッグ(SWD)とは、同じく 2 本のピンを使用して、JTAG より高速なクロック・レートでデータを転送するデバッグ・モードです。シリアル・ワイヤ出力(SWO)を使用する場合は、もう 1 本のピンを追加して、Cortex M4 マイコンで簡潔なトレース動作を実行することができます。

すべての XDS200 モデルは、ホストへの接続のために、USB2.0 ハイスピード(480Mbps)をサポートしており、一部のモデルではイーサネット 10/100Mbps もサポートしています。また、一部のモデルではターゲット・ボードでの消費電力監視をサポートしています。

XDS200 ファミリには、TI の (...)

デバッグ・プローブ ダウンロード
Blackhawk XDS560v2 システム・トレース USB エミュレータ
TMDSEMU560V2STM-U The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

995
特長

XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

デバッグ・プローブ ダウンロード
Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット
TMDSEMU560V2STM-UE The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

1495
特長
  • XDS560v2 is the latest variant of the XDS560 family of high-performance debug probes (emulators) for TI processors. With the fastest speeds and most features of the entire XDS family, XDS560v2 is the most comprehensive solution to debug TI microcontrollers, processors and wireless connectivity (...)

ドライバとライブラリ ダウンロード
ソフトウェア・コーデック ダウンロード
CODECS - ビデオおよびスピーチ C64x+-ベース・デバイス (OMAP35x、C645x、C647x、DM646、DM644x、DM643x)
C64XPLUSCODECS TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into video and voice applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes are on (...)
特長

For best design results, find the codec(s) optimized for your platform. If none are available, click GET SOFTWARE button (above) for codecs optimized for TI C64x+ core-based devices (i.e. most devices in the OMAP35x, TMS320C645x, TMS320C647x, TMS320DM646x, TMS320DM644x and TMS320DM643x families).

  • For (...)
ソフトウェア・コーデック ダウンロード
コーデック - DM6467 デバイス向けに最適化
DM6467CODECS TI codecs are free, come with production licensing and are available for download now. All are production-tested for easy integration into audio, video and voice applications. Click GET SOFTWARE button (above) to access the most recent, tested codec versions available. Datasheets and Release Notes (...)
特長

DM6467 Codecs are optimized for use on TMS320DM6467(tm) and TMS320DM6467T processors. For best design results, use these. If you seek additional TI codecs, find those optimized for TI C64x+ core-based devices (i.e. most devices in the OMAP35x, C645x, C647x, DM646x, DM644x and DM643x families). For (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SPRM276A.ZIP (12 KB) - BSDL Model
シミュレーション・モデル ダウンロード
SPRM277E.ZIP (753 KB) - IBIS Model
回路図 ダウンロード
SLVR318A.PDF (94 KB)
回路図 ダウンロード
SLVR335.PDF (1686 KB)
回路図 ダウンロード
SLVR336.PDF (1689 KB)
回路図 ダウンロード
SLVR337.PDF (158 KB)
回路図 ダウンロード
SLVR338.PDF (131 KB)
回路図 ダウンロード
SPRR103.ZIP (10 KB)

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
(CUT) 529 オプションの表示

購入と品質

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ