製品の詳細

CPU Arm Cortex-R4F Frequency (MHz) 160, 180 ADC 2 x 12-Bit (24ch) GPIO 58, 144 UART 2 Number of I2Cs 1 TI functional safety category Functional Safety-Compliant Operating temperature range (C) -40 to 125
CPU Arm Cortex-R4F Frequency (MHz) 160, 180 ADC 2 x 12-Bit (24ch) GPIO 58, 144 UART 2 Number of I2Cs 1 TI functional safety category Functional Safety-Compliant Operating temperature range (C) -40 to 125
LQFP (PGE) 144 484 mm² 22 x 22 NFBGA (ZWT) 337 256 mm² 16 x 16
  • High-Performance Automotive-Grade Microcontroller for Safety-Critical Applications
    • Dual CPUs Running in Lockstep
    • ECC on Flash and RAM Interfaces
    • Built-In Self-Test (BIST) for CPU and On-chip RAMs
    • Error Signaling Module With Error Pin
    • Voltage and Clock Monitoring
  • ARM Cortex-R4F 32-Bit RISC CPU
    • Efficient 1.66 DMIPS/MHz With 8-Stage Pipeline
    • FPU With Single- and Double-Precision
    • 12-Region Memory Protection Unit (MPU)
    • Open Architecture With Third-Party Support
  • Operating Conditions
    • System Clock up to 180 MHz
    • Core Supply Voltage (VCC): 1.2 V Nominal
    • I/O Supply Voltage (VCCIO): 3.3 V Nominal
    • ADC Supply Voltage (VCCAD): 3.0 to 5.25 V
  • Integrated Memory
    • 3MB of Program Flash With ECC
    • 256KB of RAM With ECC
    • 64KB of Flash With ECC for Emulated EEPROM
  • 16-Bit External Memory Interface
  • Common Platform Architecture
    • Consistent Memory Map Across Family
    • Real-Time Interrupt (RTI) Timer OS Timer
    • 96-Channel Vectored Interrupt Module (VIM)
    • 2-Channel Cyclic Redundancy Checker (CRC)
  • Direct Memory Access (DMA) Controller
    • 16 Channels and 32 Control Packets
    • Parity Protection for Control Packet RAM
    • DMA Accesses Protected by Dedicated MPU
  • Frequency-Modulated Phase-Locked Loop (FMPLL) With Built-In Slip Detector
  • Separate Nonmodulating PLL for FlexRay™
  • Trace and Calibration Capabilities
    • Embedded Trace Macrocell (ETM-R4)
    • Data Modification Module (DMM)
    • RAM Trace Port (RTP)
    • Parameter Overlay Module (POM)
  • Multiple Communication Interfaces
    • 10/100 Mbps Ethernet MAC (EMAC)
      • IEEE 802.3 Compliant (3.3-V I/O Only)
      • Supports MII, RMII, and MDIO
    • FlexRay Controller With Two Channels
      • 8KB of Message RAM With Parity Protection
      • Dedicated Transfer Unit (FTU)
    • Three CAN Controllers (DCANs)
      • 64 Mailboxes, Each With Parity Protection
      • Compliant to CAN Protocol Version 2.0B
    • Standard Serial Communication Interface (SCI)
    • Local Interconnect Network (LIN) Interface Controller
      • Compliant to LIN Protocol Version 2.1
      • Can be Configured as a Second SCI
    • Inter-Integrated Circuit (I2C)
    • Three Multibuffered Serial Peripheral Interfaces (MibSPIs)
      • 128 Words With Parity Protection Each
    • Two Standard Serial Peripheral Interfaces (SPIs)
  • Two Next Generation High-End Timer (N2HET) Modules
    • N2HET1: 32 Programmable Channels
    • N2HET2: 18 Programmable Channels
    • 160-Word Instruction RAM Each With Parity Protection
    • Each N2HET Includes Hardware Angle Generator
    • Dedicated High-End Transfer Unit (HTU) With MPU for Each N2HET
  • Two 12-Bit Multibuffered ADC Modules
    • ADC1: 24 Channels
    • ADC2: 16 Channels Shared With ADC1
    • 64 Result Buffers With Parity Protection Each
  • General-Purpose Input/Output (GPIO) Pins Capable of Generating Interrupts
    • Sixteen Pins on the ZWT Package
    • Four Pins on the PGE Package
  • IEEE 1149.1 JTAG, Boundary Scan and ARM CoreSight Components
  • JTAG Security Module
  • Packages
    • 144-Pin Quad Flatpack (PGE) [Green]
    • 337-Ball Grid Array (ZWT) [Green]
  • High-Performance Automotive-Grade Microcontroller for Safety-Critical Applications
    • Dual CPUs Running in Lockstep
    • ECC on Flash and RAM Interfaces
    • Built-In Self-Test (BIST) for CPU and On-chip RAMs
    • Error Signaling Module With Error Pin
    • Voltage and Clock Monitoring
  • ARM Cortex-R4F 32-Bit RISC CPU
    • Efficient 1.66 DMIPS/MHz With 8-Stage Pipeline
    • FPU With Single- and Double-Precision
    • 12-Region Memory Protection Unit (MPU)
    • Open Architecture With Third-Party Support
  • Operating Conditions
    • System Clock up to 180 MHz
    • Core Supply Voltage (VCC): 1.2 V Nominal
    • I/O Supply Voltage (VCCIO): 3.3 V Nominal
    • ADC Supply Voltage (VCCAD): 3.0 to 5.25 V
  • Integrated Memory
    • 3MB of Program Flash With ECC
    • 256KB of RAM With ECC
    • 64KB of Flash With ECC for Emulated EEPROM
  • 16-Bit External Memory Interface
  • Common Platform Architecture
    • Consistent Memory Map Across Family
    • Real-Time Interrupt (RTI) Timer OS Timer
    • 96-Channel Vectored Interrupt Module (VIM)
    • 2-Channel Cyclic Redundancy Checker (CRC)
  • Direct Memory Access (DMA) Controller
    • 16 Channels and 32 Control Packets
    • Parity Protection for Control Packet RAM
    • DMA Accesses Protected by Dedicated MPU
  • Frequency-Modulated Phase-Locked Loop (FMPLL) With Built-In Slip Detector
  • Separate Nonmodulating PLL for FlexRay™
  • Trace and Calibration Capabilities
    • Embedded Trace Macrocell (ETM-R4)
    • Data Modification Module (DMM)
    • RAM Trace Port (RTP)
    • Parameter Overlay Module (POM)
  • Multiple Communication Interfaces
    • 10/100 Mbps Ethernet MAC (EMAC)
      • IEEE 802.3 Compliant (3.3-V I/O Only)
      • Supports MII, RMII, and MDIO
    • FlexRay Controller With Two Channels
      • 8KB of Message RAM With Parity Protection
      • Dedicated Transfer Unit (FTU)
    • Three CAN Controllers (DCANs)
      • 64 Mailboxes, Each With Parity Protection
      • Compliant to CAN Protocol Version 2.0B
    • Standard Serial Communication Interface (SCI)
    • Local Interconnect Network (LIN) Interface Controller
      • Compliant to LIN Protocol Version 2.1
      • Can be Configured as a Second SCI
    • Inter-Integrated Circuit (I2C)
    • Three Multibuffered Serial Peripheral Interfaces (MibSPIs)
      • 128 Words With Parity Protection Each
    • Two Standard Serial Peripheral Interfaces (SPIs)
  • Two Next Generation High-End Timer (N2HET) Modules
    • N2HET1: 32 Programmable Channels
    • N2HET2: 18 Programmable Channels
    • 160-Word Instruction RAM Each With Parity Protection
    • Each N2HET Includes Hardware Angle Generator
    • Dedicated High-End Transfer Unit (HTU) With MPU for Each N2HET
  • Two 12-Bit Multibuffered ADC Modules
    • ADC1: 24 Channels
    • ADC2: 16 Channels Shared With ADC1
    • 64 Result Buffers With Parity Protection Each
  • General-Purpose Input/Output (GPIO) Pins Capable of Generating Interrupts
    • Sixteen Pins on the ZWT Package
    • Four Pins on the PGE Package
  • IEEE 1149.1 JTAG, Boundary Scan and ARM CoreSight Components
  • JTAG Security Module
  • Packages
    • 144-Pin Quad Flatpack (PGE) [Green]
    • 337-Ball Grid Array (ZWT) [Green]

The TMS570LS3137 device is a high-performance automotive-grade microcontroller family for safety systems. The safety architecture includes dual CPUs in lockstep, CPU and memory BIST logic, ECC on both the flash and the data SRAM, parity on peripheral memories, and loopback capability on peripheral I/Os.

The TMS570LS3137 device integrates the ARM Cortex-R4F Floating-Point CPU. The CPU offers an efficient 1.66 DMIPS/MHz, and has configurations that can run up to 180 MHz, providing up to 298 DMIPS. The device supports the word-invariant big-endian [BE32] format.

The TMS570LS3137 device has 3MB of integrated flash and 256KB of data RAM. Both the flash and RAM have single-bit error correction and double-bit error detection. The flash memory on this device is a nonvolatile, electrically erasable, and programmable memory implemented with a 64-bit-wide data bus interface. The flash operates on a 3.3-V supply input (same level as I/O supply) for all read, program, and erase operations. When in pipeline mode, the flash operates with a system clock frequency of up to 180 MHz. The SRAM supports single-cycle read and write accesses in byte, halfword, word, and double-word modes.

The TMS570LS3137 device features peripherals for real-time control-based applications, including two Next Generation High-End Timer (N2HET) timing coprocessors and two 12-bit Analog-to-Digital Converters (ADCs) supporting up to 24 inputs.

The N2HET is an advanced intelligent timer that provides sophisticated timing functions for real-time applications. The timer is software-controlled, using a reduced instruction set, with a specialized timer micromachine and an attached I/O port. The N2HET can be used for pulse-width-modulated outputs, capture or compare inputs, or GPIO. The N2HET is especially well suited for applications requiring multiple sensor information and drive actuators with complex and accurate time pulses. A High-End Timer Transfer Unit (HTU) can perform DMA-type transactions to transfer N2HET data to or from main memory. A Memory Protection Unit (MPU) is built into the HTU.

The device has two 12-bit-resolution MibADCs with 24 channels and 64 words of parity-protected buffer RAM each. The MibADC channels can be converted individually or can be grouped by software for sequential conversion sequences. Sixteen channels are shared between the two MibADCs. There are three separate groupings. Each sequence can be converted once when triggered or configured for continuous conversion mode. The MibADC has a 10-bit mode for use when compatibility with older devices or faster conversion time is desired.

The device has multiple communication interfaces: three MibSPIs, two SPIs, one LIN, one SCI, three DCANs, one I2C module, one Ethernet, and one FlexRay controller. The SPIs provide a convenient method of serial high-speed communication between similar shift-register type devices. The LIN supports the Local Interconnect standard 2.0 and can be used as a UART in full-duplex mode using the standard Non-Return-to-Zero (NRZ) format.

The DCAN supports the CAN 2.0 (A and B) protocol standard and uses a serial, multimaster communication protocol that efficiently supports distributed real-time control with robust communication rates of up to 1 Mbps. The DCAN is ideal for systems operating in noisy and harsh environments (for example, automotive vehicle networking and industrial fieldbus) that require reliable serial communication or multiplexed wiring.

The FlexRay controller uses a dual-channel serial, fixed time base multimaster communication protocol with communication rates of 10 Mbps per channel. A FlexRay Transfer Unit (FTU) enables autonomous transfers of FlexRay data to and from the CPU main memory. Transfers are protected by a dedicated, built-in MPU. The Ethernet module supports MII, RMII, and MDIO interfaces.

The I2C module is a multimaster communication module providing an interface between the microcontroller and an I2C-compatible device through the I2C serial bus. The I2C supports speeds of 100 and 400 Kbps.

The Frequency-Modulated Phase-Locked Loop (FMPLL) clock module is used to multiply the external frequency reference to a higher frequency for internal use. There are two FMPLL modules on this device. These modules, when enabled, provide two of the seven possible clock source inputs to the Global Clock Module (GCM). The GCM manages the mapping between the available clock sources and the device clock domains.

The device also has an External Clock Prescaler (ECP) module that when enabled, outputs a continuous external clock on the ECLK pin (or ball). The ECLK frequency is a user-programmable ratio of the peripheral interface clock (VCLK) frequency. This low-frequency output can be monitored externally as an indicator of the device operating frequency.

The DMA controller has 16 channels, 32 control packets, and parity protection on its memory. An MPU is built into the DMA to limit the DMA to prescribed areas of memory and to protect the rest of the memory system from any malfunction of the DMA.

The Error Signaling Module (ESM) monitors all device errors and determines whether an interrupt is generated or the external ERROR pin is toggled when a fault is detected. The ERROR pin can be monitored externally as an indicator of a fault condition in the microcontroller.

The External Memory Interface (EMIF) provides off-chip expansion capability with the ability to interface to synchronous DRAM (SDRAM) devices, asynchronous memories, peripherals or FPGA devices.

Several interfaces are implemented to enhance the debugging capabilities of application code. In addition to the built-in ARM Cortex-R4F CoreSight debug features, an External Trace Macrocell (ETM) provides instruction and data trace of program execution. For instrumentation purposes, a RAM Trace Port (RTP) module is implemented to support high-speed tracing of RAM and peripheral accesses by the CPU or any other master. A Data Modification Module (DMM) gives the ability to write external data into the device memory. Both the RTP and DMM have no or only minimum impact on the program execution time of the application code. A Parameter Overlay Module (POM) can reroute flash accesses to internal memory or to the EMIF. This rerouting allows the dynamic calibration against production code of parameters and tables without rebuilding the code to explicitly access RAM or halting the processor to reprogram the data flash.

With integrated safety features and a wide choice of communication and control peripherals, the TMS570LS3137 device is an ideal solution for high-performance real-time control applications with safety-critical requirements.

The TMS570LS3137 device is a high-performance automotive-grade microcontroller family for safety systems. The safety architecture includes dual CPUs in lockstep, CPU and memory BIST logic, ECC on both the flash and the data SRAM, parity on peripheral memories, and loopback capability on peripheral I/Os.

The TMS570LS3137 device integrates the ARM Cortex-R4F Floating-Point CPU. The CPU offers an efficient 1.66 DMIPS/MHz, and has configurations that can run up to 180 MHz, providing up to 298 DMIPS. The device supports the word-invariant big-endian [BE32] format.

The TMS570LS3137 device has 3MB of integrated flash and 256KB of data RAM. Both the flash and RAM have single-bit error correction and double-bit error detection. The flash memory on this device is a nonvolatile, electrically erasable, and programmable memory implemented with a 64-bit-wide data bus interface. The flash operates on a 3.3-V supply input (same level as I/O supply) for all read, program, and erase operations. When in pipeline mode, the flash operates with a system clock frequency of up to 180 MHz. The SRAM supports single-cycle read and write accesses in byte, halfword, word, and double-word modes.

The TMS570LS3137 device features peripherals for real-time control-based applications, including two Next Generation High-End Timer (N2HET) timing coprocessors and two 12-bit Analog-to-Digital Converters (ADCs) supporting up to 24 inputs.

The N2HET is an advanced intelligent timer that provides sophisticated timing functions for real-time applications. The timer is software-controlled, using a reduced instruction set, with a specialized timer micromachine and an attached I/O port. The N2HET can be used for pulse-width-modulated outputs, capture or compare inputs, or GPIO. The N2HET is especially well suited for applications requiring multiple sensor information and drive actuators with complex and accurate time pulses. A High-End Timer Transfer Unit (HTU) can perform DMA-type transactions to transfer N2HET data to or from main memory. A Memory Protection Unit (MPU) is built into the HTU.

The device has two 12-bit-resolution MibADCs with 24 channels and 64 words of parity-protected buffer RAM each. The MibADC channels can be converted individually or can be grouped by software for sequential conversion sequences. Sixteen channels are shared between the two MibADCs. There are three separate groupings. Each sequence can be converted once when triggered or configured for continuous conversion mode. The MibADC has a 10-bit mode for use when compatibility with older devices or faster conversion time is desired.

The device has multiple communication interfaces: three MibSPIs, two SPIs, one LIN, one SCI, three DCANs, one I2C module, one Ethernet, and one FlexRay controller. The SPIs provide a convenient method of serial high-speed communication between similar shift-register type devices. The LIN supports the Local Interconnect standard 2.0 and can be used as a UART in full-duplex mode using the standard Non-Return-to-Zero (NRZ) format.

The DCAN supports the CAN 2.0 (A and B) protocol standard and uses a serial, multimaster communication protocol that efficiently supports distributed real-time control with robust communication rates of up to 1 Mbps. The DCAN is ideal for systems operating in noisy and harsh environments (for example, automotive vehicle networking and industrial fieldbus) that require reliable serial communication or multiplexed wiring.

The FlexRay controller uses a dual-channel serial, fixed time base multimaster communication protocol with communication rates of 10 Mbps per channel. A FlexRay Transfer Unit (FTU) enables autonomous transfers of FlexRay data to and from the CPU main memory. Transfers are protected by a dedicated, built-in MPU. The Ethernet module supports MII, RMII, and MDIO interfaces.

The I2C module is a multimaster communication module providing an interface between the microcontroller and an I2C-compatible device through the I2C serial bus. The I2C supports speeds of 100 and 400 Kbps.

The Frequency-Modulated Phase-Locked Loop (FMPLL) clock module is used to multiply the external frequency reference to a higher frequency for internal use. There are two FMPLL modules on this device. These modules, when enabled, provide two of the seven possible clock source inputs to the Global Clock Module (GCM). The GCM manages the mapping between the available clock sources and the device clock domains.

The device also has an External Clock Prescaler (ECP) module that when enabled, outputs a continuous external clock on the ECLK pin (or ball). The ECLK frequency is a user-programmable ratio of the peripheral interface clock (VCLK) frequency. This low-frequency output can be monitored externally as an indicator of the device operating frequency.

The DMA controller has 16 channels, 32 control packets, and parity protection on its memory. An MPU is built into the DMA to limit the DMA to prescribed areas of memory and to protect the rest of the memory system from any malfunction of the DMA.

The Error Signaling Module (ESM) monitors all device errors and determines whether an interrupt is generated or the external ERROR pin is toggled when a fault is detected. The ERROR pin can be monitored externally as an indicator of a fault condition in the microcontroller.

The External Memory Interface (EMIF) provides off-chip expansion capability with the ability to interface to synchronous DRAM (SDRAM) devices, asynchronous memories, peripherals or FPGA devices.

Several interfaces are implemented to enhance the debugging capabilities of application code. In addition to the built-in ARM Cortex-R4F CoreSight debug features, an External Trace Macrocell (ETM) provides instruction and data trace of program execution. For instrumentation purposes, a RAM Trace Port (RTP) module is implemented to support high-speed tracing of RAM and peripheral accesses by the CPU or any other master. A Data Modification Module (DMM) gives the ability to write external data into the device memory. Both the RTP and DMM have no or only minimum impact on the program execution time of the application code. A Parameter Overlay Module (POM) can reroute flash accesses to internal memory or to the EMIF. This rerouting allows the dynamic calibration against production code of parameters and tables without rebuilding the code to explicitly access RAM or halting the processor to reprogram the data flash.

With integrated safety features and a wide choice of communication and control peripherals, the TMS570LS3137 device is an ideal solution for high-performance real-time control applications with safety-critical requirements.

ダウンロード

More information

Hercules TMS570LS3137 is certified by TÜV SÜD to be capable of achieving IEC 61508 SIL 3 helping to make it easier to develop functional safety applications. Download certificate now.

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
81 資料すべて表示
種類 タイトル 英語版のダウンロード 日付
* データシート TMS570LS3137 16- and 32-Bit RISC Flash Microcontroller データシート (Rev. C) 2015年 4月 27日
* エラッタ TMS570LS31x/21x Microcontroller Silicon Errata (Silicon Revision C) (Rev. G) 2016年 5月 31日
* エラッタ TMS570LS31x/21x Microcontroller Silicon Errata (Silicon Revision D) (Rev. B) 2016年 5月 31日
* ユーザー・ガイド TMS570LS31x/21x 16/32-Bit RISC Flash Microcontroller Technical Reference Manual (Rev. C) 2018年 3月 1日
技術記事 5 ways high-performance MCUs are reshaping the industry 2021年 7月 12日
その他の技術資料 SafeTI™ Hercules™ Diagnostic Library Test Automation Unit User Guide (Rev. B) 2020年 1月 9日
ユーザー・ガイド HALCoGen-CSP User's Guide (Rev. C) 2020年 1月 8日
ユーザー・ガイド SafeTI Hercules Diagnostic Library -TAU Installation Guide (Rev. B) 2020年 1月 8日
その他の技術資料 SafeTI-HALCoGen-CSP 04.07.01 (Rev. C) 2020年 1月 8日
ユーザー・ガイド SafeTI-HALCoGen-CSP Installation Guide (Rev. B) 2020年 1月 8日
ユーザー・ガイド SafeTI Hercules Diagnostic Library CSP Without LDRA 2019年 10月 29日
その他の技術資料 SafeTI™ Hercules™ Diagnostic Library Release Notes (Rev. A) 2019年 9月 24日
アプリケーション・ノート HALCoGen Ethernet Driver With lwIP Integration Demo and Active Webserver Demo 2019年 9月 13日
アプリケーション・ノート Hercules PLL Advisory SSWF021#45 Workaround (Rev. B) 2019年 9月 9日
アプリケーション・ノート CAN Bus Bootloader for Hercules Microcontrollers 2019年 8月 21日
アプリケーション・ノート SafeTI HALCoGen CSP Without LDRA Release_Notes 2019年 8月 19日
ユーザー・ガイド SafeTI Hercules Diagnostic Library - Without LDRA Installation Guide 2019年 8月 19日
ユーザー・ガイド SafeTI-HALCoGen-CSP Without LDRA Installation Guide 2019年 8月 19日
ユーザー・ガイド SafeTI-HALCoGen-CSP Without LDRA User's Guide 2019年 8月 19日
ユーザー・ガイド SafeTI™ Hercules™ Diag Lib Test Automation Unit Without LDRA User's Guide 2019年 8月 19日
機能安全情報 TUEV SUED Certificate for SafeTI Functional Safety HW Development Process (Rev. A) 2019年 6月 7日
アプリケーション・ノート Interfacing the Embedded 12-Bit ADC in a TMS570LS31x/21x and RM4x Series MCUs (Rev. A) 2018年 4月 20日
アプリケーション・ノート FreeRTOS on Hercules Devices_new 2018年 4月 19日
アプリケーション・ノート Sharing FEE Blocks Between Boot Loader and Application 2017年 11月 7日
アプリケーション・ノート Sharing Exception Vectors on Hercules™ Based Microcontrollers 2017年 3月 27日
アプリケーション・ノート How to Create a HalCoGen Based Project For CCSv4.x (Rev. B) 2016年 8月 9日
アプリケーション・ノート Using the CRC Module on Hercules™-Based Microcontrollers 2016年 8月 4日
その他の技術資料 Functional Safety Audit: SafeTI Functional Safety Hardware Development (Rev. A) 2016年 4月 25日
アプリケーション・ノート High Speed Serial Bus Using the MibSPIP Module on Hercule-Based MCUs 2016年 4月 22日
証明書 TUEV SUED Certification for TMS570LS31x and TMS570LS21x (Rev. B) 2016年 2月 18日
機能安全情報 Safety Manual for TMS570LS31x/21x Hercules ARM Safety Critical Microcontrollers (Rev. D) 2016年 2月 18日
アプリケーション・ノート Functional safety for Elevator Systems 2015年 12月 18日
ホワイト・ペーパー Hercules™ MCU: Features Applicable to Use in High-Speed Rail 2015年 11月 2日
アプリケーション・ノート Triggering ADC Using Internal Timer Events on Hercules MCUs 2015年 10月 19日
ホワイト・ペーパー Generate/Measure Complex Timing Waveforms 2015年 9月 29日
アプリケーション・ノート Continuous Monitor of the PLL Frequency With the DCC 2015年 7月 24日
アプリケーション・ノート PWM Generation and Input Capture Using HALCoGen N2HET Module 2015年 6月 30日
ホワイト・ペーパー Foundational Software for Functional Safety 2015年 5月 12日
アプリケーション・ノート Sine Wave Generation Using PWM With Hercules N2HET and HTU 2015年 5月 12日
アプリケーション・ノート Triangle/Trapezoid Wave Generation Using PWM With Hercules N2HET 2015年 5月 1日
アプリケーション・ノート Nested Interrupts on Hercules ARM Cortex-R4/5-Based Microncontrollers 2015年 4月 23日
ホワイト・ペーパー Latch-Up 2015年 4月 22日
アプリケーション・ノート Interrupt and Exception Handling on Hercules ARM Cortex-R4/5-Based MCUs 2015年 4月 20日
アプリケーション・ノート EMIF IODFT 2015年 4月 2日
アプリケーション・ノート Hercules SCI With DMA 2015年 3月 22日
証明書 TUV NORD Certificate for QRAS AP00213 SafeTI Functional Safety SW Dev. Process 2015年 2月 3日
アプリケーション・ノート Calculating Equivalent Power-on-Hours for Hercules ARM Safety Critical MCUs 2015年 1月 26日
アプリケーション・ノート Limiting Clamp Currents on TMS470/TMS570 Digital and Analog Inputs (Rev. A) 2014年 12月 8日
アプリケーション・ノート Comp Cons: Mig from 570LS31x/21x or 570LS12x/11x to 570LS04/03x Safety MCUs (Rev. A) 2014年 9月 22日
ユーザー・ガイド Concept Study of a Safety Architecture (TUV ISO 13849) 2014年 7月 2日
アプリケーション・ノート Compatibility Considerations: Migrating TMS570LS31x/21x to TMS570LS12x/11x (Rev. A) 2014年 2月 19日
アプリケーション・ノート Interfacing TPS65381 With Hercules Microcontrollers (Rev. A) 2014年 2月 14日
ユーザー・ガイド Trace Analyzer User's Guide (Rev. B) 2013年 11月 18日
ホワイト・ペーパー IEC 60730 and UL 1998 Safety Standard Compliance Made Easier with TI Hercules 2013年 10月 3日
アプリケーション・ノート SPI Bootloader for Hercules TMS570LS04X MCU 2013年 9月 16日
アプリケーション・ノート SPI Bootloader for Hercules TMS570LS31X MCU 2013年 9月 16日
アプリケーション・ノート UART Boot Loader for Hercules TMS570LS12X Microcontroller 2013年 9月 16日
ホワイト・ペーパー Model-Based Tool Qualification of the TI C/C++ ARM® Compiler 2013年 6月 6日
アプリケーション・ノート Initialization of Hercules ARM Cortex-R4F Microcontrollers (Rev. D) 2013年 5月 29日
ホワイト・ペーパー Accelerating safety-certified motor control designs (Rev. A) 2012年 10月 4日
アプリケーション・ノート Reduction of Power Consumption for TMS5570LS3137 2012年 9月 17日
アプリケーション・ノート Hercules Family Frequency Slewing to Reduce Voltage and Current Transients 2012年 7月 5日
アプリケーション・ノート Basic PBIST Configuration and Influence on Current Consumption (Rev. C) 2012年 4月 12日
アプリケーション・ノート Verification of Data Integrity Using CRC 2012年 2月 17日
アプリケーション・ノート Setup the FlexRay Transfer Unit (FTU) 2012年 1月 26日
アプリケーション・ノート Important ARM Ltd Application Notes for TI Hercules ARM Safety MCUs 2011年 11月 17日
アプリケーション・ノート Execution Time Measurement for Hercules ARM Safety MCUs (Rev. A) 2011年 11月 4日
アプリケーション・ノート Compatibility Considerations: TMS570LS20x/10x to TMS570LS31x/21x (Rev. A) 2011年 10月 20日
アプリケーション・ノート Use of All 1'’s and All 0's Valid in Flash EEPROM Emulation 2011年 9月 27日
アプリケーション・ノート 3.3-Volt Microprocessors in an Industrial Environment (Rev. A) 2011年 9月 6日
アプリケーション・ノート Hercules ARM セーフティ MCU の A/D コンバータの信号源インピーダンスについて (Rev. B) 2011年 9月 6日
アプリケーション・ノート Hercules ARM セーフティー MCU の CAN ノードの設定について 2011年 9月 6日
アプリケーション・ノート Increasing TMS570LS Performance by leveraging the High End Timer Transfer Unit (Rev. A) 2011年 9月 6日
アプリケーション・ノート UART 通信のための Hercules ARM セーフティー MCU SCI/LIN モジュールの設定について (Rev. A) 2011年 9月 6日
ホワイト・ペーパー Hercules™ Microcontrollers: Real-time MCUs for safety-critical products 2011年 9月 2日
アプリケーション・ノート ECC handling in TMSx70 based microcontrollers 2011年 2月 23日
ユーザー・ガイド TI ICEPick Module Type C Reference Guide Public Version 2011年 2月 17日
アプリケーション・ノート NHET Getting Started (Rev. B) 2010年 8月 30日
アプリケーション・ノート Usage of MPU Subregions on TI TMSx70 Cortex Devices 2010年 3月 10日
ユーザー・ガイド TI Assembly Language Tools Enhanced High-End Timer (NHET) Assembler User's Guide 2010年 3月 4日
ホワイト・ペーパー Discriminating between Soft Errors and Hard Errors in RAM White Paper 2008年 6月 4日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

デバッグ・プローブ

TMDSEMU200-U — Spectrum Digital XDS200 USB エミュレータ

Spectrum Digital XDS200 は、TI のプロセッサを対象とする最新の XDS200 デバッグ・プローブ(エミュレータ)ファミリの最初のモデルです。XDS200 ファミリは、超低コストの XDS100 と高性能の XDS560v2 の間で、低コストと高性能の最適バランスを実現します。また、すべての XDS デバッグ・プローブは、ETB(Embedded Trace Buffer、組込みトレース・バッファ)を搭載したすべての ARM と DSP プロセッサに対し、コア・トレースとシステム・トレースをサポートしています。

Spectrum Digital XDS200 は、TI 20 ピン・コネクタ(TI 14 ピン、ARM 10 ピン、ARM 20 ピンを接続するための複数のアダプタ付属)とホスト側の USB 2.0 (...)

在庫あり
制限: 3
デバッグ・プローブ

TMDSEMU560V2STM-U — Blackhawk XDS560v2 システム・トレース USB エミュレータ

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

在庫あり
制限: 1
デバッグ・プローブ

TMDSEMU560V2STM-UE — Spectrum Digital XDS560v2 システム・トレース USB およびイーサネット

The XDS560v2 System Trace is the first model of the XDS560v2 family of high-performance debug probes (emulators) for TI processors. The XDS560v2 is the highest performance of the XDS family of debug probes and supports both the traditional JTAG standard (IEEE1149.1) and cJTAG (IEEE1149.7).

The (...)

在庫あり
制限: 1
開発キット

TMDS570LS31HDK — TMS570LS31x Hercules 開発キット

The TMS570LS31 Hercules™ Development Kit is based on the IEC 61508 SIL 3 and ISO 26262 ASIL D certified TMS570LS3137 and is ideal for getting started on development with TMS570LS31x/21x series of the Hercules TMS570 microcontroller family. The development board features RJ45 10/100 Ethernet, two CAN (...)

サンプル・コードまたはデモ

HERCULES_SAFETY_MCU_DEMOS — セーフティー・マイコン Hercules(ヘラクレス)のデモ

The Hercules Safety MCU Demos are designed to highlight key safety, data acquisition and control features of the Hercules platform of microcontrollers. The demos are designed to be run on a PC in conjunction with either a Hercules USB Development Sick or a Hercules Development Kit (HDK).
ドライバまたはライブラリ

HERCULES-DSPLIB — Hercules セーフティー・マイコン Cortex-R4 CMSIS DSP ライブラリ

TI's Cortex-R4 DSP library conforms to ARM’s Cortex Microcontroller Software Interface Standard (CMSIS), a standardized hardware abstraction layer for the Cortex processor series. The CMSIS-DSP library includes 60+ functions covering vector operations, matrix computing, complex arithmetic, filter (...)
ドライバまたはライブラリ

HERCULES-F021FLASHAPI — HERCULES F021FLASHAPI

F021 フラッシュ アプリケーション・プログラミング・インターフェイス(API)は、F021 オンチップ・フラッシュ・メモリを設定、消去、および確認するための機能を含むソフトウェア・ライブラリを提供します。F021 フラッシュ・ベース・マイコン用のフラッシュ・ブートローダまたは他のプログラミング・ユーティリティを作成するときは、これらの機能を使用する必要があります。Hercules F021 フラッシュ API には、TMS570LS20x/10x を除き、Cortex-R ベースの TMS570 と RM 製品ラインに対するサポートが含まれています。
ドライバまたはライブラリ

SAFETI_DIAG_LIB — Hercules SafeTI™ 診断ライブラリ

The Hercules SafeTI™ Diagnostic Library is a collection of software functions and response handlers for various safety features of the Hercules Safety MCUs. The Hercules SafeTI Diagnostic Library runs in the context of the caller's protection environment and all responses are handled in the (...)
IDE (統合開発環境)、構成機能、またはデバッガ

CCSTUDIO-SAFETY — Hercules™セーフティ MCU Code Composer Studio(CCStudio)統合開発環境(IDE)

Code Composer Studio は、TI のマイコンと組込みプロセッサ・ポートフォリオをサポートする統合開発環境(IDE)です。Code Composer Studio は、組込みアプリケーションの開発およびデバッグに必要な一連のツールで構成されています。最適化 C/C++ コンパイラ、ソース・コード・エディタ、プロジェクト・ビルド環境、デバッガ、プロファイラなど、多数の機能が含まれています。直感的な IDE には、アプリケーションの開発フローをステップごとに実行できる、単一のユーザー・インターフェイスが備わっています。使い慣れたツールとインターフェイスにより、ユーザーは従来より迅速に作業を開始できます。Code Composer Studio は、Eclipse ソフトウェア・フレームワークの利点と、TI の先進的な組込みデバッグ機能の利点を組み合わせ、組込み分野のデベロッパーにとって豊富な機能を備えた魅力的な開発環境を実現します。 

追加情報
導入ガイド

「Getting Started View」で、新しいプロジェクトの作成やサンプルの参照など、多くの一般的な動作にすばやくアクセスできます。簡潔なユーザー・インターフェイス (UI) の使用を希望するユーザー向けに、Code Composer Studio は「simple」モードを用意しています。このモードは、重要な機能だけを残し、環境の他の機能を無効にします。環境に慣れたら簡単に「standard」モードに切り替え、他の高度な機能を表示することができます。

Getting Started
拡大

App Center

選択したプラットフォームで有意義な開発を実行するには、単純な開発環境以上のものが求められます。Code Composer Studio の「App Center」で、選択したプラットフォームの開発を迅速に開始するのに役立つ追加のソフトウェアとツールにアクセスできます。

App Center
拡大

コンパイラ

(...)

IDE (統合開発環境)、構成機能、またはデバッガ

HALCOGEN — HAL コード生成ツール

HALCoGen は、Hercules™ マイコン (マイクロコントローラ) 向けのハードウェア・アブストラクション・レイヤ・デバイス・ドライバの生成を可能にします。HALCoGen は、ペリフェラル、割り込み、クロックなどの Hercules (...)
IDE (統合開発環境)、構成機能、またはデバッガ

HET_IDE — ハイ・エンド・タイマ(HET)

The High-End Timer (HET) is a programmable timer co-processor available on TI’s high-performance Hercules Microcontrollers. The HET enables sophisticated timing functions for real-time control applications. Programming the HET provides an alternate approach to the use of costly FPGAs or ASICs which (...)
IDE (統合開発環境)、構成機能、またはデバッガ

NHET-ASSEMBLER — NHET アセンブラ・ツール

TI's Enhanced High-End Timer (NHET) module provides sophisticated timing functions for real-time control applications.

The NHET Assembler translates programs written in the NHET assembly language into multiple output formats for use in code-generation tools such as TI's Code Composer Studio.
IDE (統合開発環境)、構成機能、またはデバッガ

SAFETI-HALCOGEN-CSP — SafeTI HALCoGen 対応ソフトウェア・サポート・パッケージ

The HALCoGen Compliance Support Package (CSP) was developed to provide the necessary documentation, reports and unit test capability to assist customers using HALCoGen generated software to comply with functional safety standards such as IEC 61508 and ISO 26262.

Prerequisites:

The below items are (...)
IDE (統合開発環境)、構成機能、またはデバッガ

SAFETI-HERCULES-DIAG-LIB-CSP — SafeTI Hercules 診断ライブラリ対応ソフトウェア・サポート・パッケージ

The SafeTI Hercules Diagnostic Library Compliance Support Package (CSP) was developed to provide the necessary documentation and reports to assist customers using the SafeTI Hercules Diagnostic Library to comply with functional safety standards such as IEC 61508 and ISO 26262.
IDE (統合開発環境)、構成機能、またはデバッガ

SAFETI_CQKIT — SafeTI™ コンパイラ認証キット

安全性コンパイラ認証キットは、お客様が IEC 61508 と ISO 26262 のような機能安全規格に準拠して、TI ARM、C6000、C7000、または C2000/CLA の C/C++ コンパイラを使用できるようにする目的で開発したものです。

安全性コンパイラ認証キットの特長:

  • ユーザーが認定テストを実行する必要なし
  • コンパイラによるカバレッジ解析をサポート
  • Validas のコンサルティングは付属せず
  • TI のお客様は無料で利用可能

安全性コンパイラ認証キットにアクセスするには、上記の「リクエスト」ボタンのいずれかをクリックしてください。

機能安全製品の詳細については、http://www.tij.co.jp/ja-jp/technologies/functional-safety/overview.html をご覧ください

前提条件

この安全性コンパイラ認証キットは、LTS (long-term-supported、長期間サポート) TI C/C++ コンパイラ・バージョンのみに適用できます。他の前提条件はありません。

オペレーティング・システム (OS)

WHIS-3P-MCURTOS — WITTENSTEIN high integrity systems 社の SafeRTOS と OpenRTOS

WITTENSTEIN high integrity systems is an RTOS company that specializes in producing and supplying real-time operating systems and software components to the medical, automotive, aerospace and industrial sectors. WITTENSTEIN’s products support TI’s Hercules™ Arm® Cortex®-R (...)
WITTENSTEIN High Integrity Systems からの提供
ソフトウェア・プログラミング・ツール

NOWECC — ECC 生成ツール

The Hercules microcontroller family contains as part of the embedded flash module a circuit that provides, the capability to detect and correct memory faults. This Single bit Error Correction and Double bit Error Detection circuit (SECDED) needs 8 Error correction check bits for every 64 bit of (...)
ソフトウェア・プログラミング・ツール

UNIFLASH — UniFlash stand-alone flash tool for microcontrollers, Sitara™ processors and SimpleLink™ family

サポート対象のデバイス: CC13xx、CC25xx、CC26xx、CC3x20、CC3x30、CC3x35、Tiva、C2000、MSP43x、Hercules、PGA9xx、IWR12xx、IWR14xx、IWR16xx、IWR18xx、IWR68xx、AWR12xx、AWR14xx、AWR16xx、AWR18xx。  コマンドライン専用:AM335x、AM437x、AM571x、AM572x、AM574x、M65XX、K2G

CCS Uniflash は、TI マイコン (MCU) 上のオンチップ・フラッシュ・メモリや、Sitara プロセッサのオンボード・フラッシュ・メモリをプログラムする (書き込む) 目的で使用する、スタンドアロンのツールです。Uniflash には、GUI、コマンド・ライン、スクリプト・インターフェイスがあります。CCS Uniflash は無料で利用できます。

シミュレーション・モデル

TMS570LS31x ZWT BSDL Model (Rev. A)

SPNM022A.ZIP (11 KB) - BSDL Model
シミュレーション・モデル

TMS570LS3137 PGE BSDL Model (Rev. A)

SPNM024A.ZIP (11 KB) - BSDL Model
シミュレーション・モデル

TMS570LS3137, TMS570LS31x5, TMS570LS21x5 PGE IBIS Models (Silicon Revision B)

SPNM038.ZIP (255 KB) - IBIS Model
シミュレーション・モデル

TMS570LS3137, TMS570LS31x5, TMS570LS21x5 PGE IBIS Models (Silicon Revision C)

SPNM039.ZIP (255 KB) - IBIS Model
シミュレーション・モデル

TMS570LS31x, and TMS570LS21x ZWT IBIS Models (Silicon Revision B)

SPNM042.ZIP (256 KB) - IBIS Model
シミュレーション・モデル

TMS570LS31x, and TMS570LS21x ZWT IBIS Models (Silicon Revision C)

SPNM043.ZIP (256 KB) - IBIS Model
計算ツール

FMZPLL_CALCULATOR — FMzPLL コンフィギュレーション・ツール

The FMzPLL Calculator assists a user with the configuration of the FMzPLL on TMS570 microcontrollers. It allows the user to input:
  • OSCIN speed
  • multiplier setting
  • divider settings
  • frequency modulation settings
  • PLL/OSC fail options
Once the user has configured the desired options, the calculator displays (...)
パッケージ ピン数 ダウンロード
LQFP (PGE) 144 オプションの表示
NFBGA (ZWT) 337 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

ビデオ