SuperSpeed (6Gbps) USB 3.0 インターフェイス向け、4 チャネル ESD ソリューション
製品の詳細
パラメータ
パッケージ|ピン|サイズ
特長
- Supports USB 3.0 Data Rates (5 Gbps)
- IEC 61000-4-2 ESD Protection (Level 4 Contact)
- IEC 61000-4-5 Surge Protection
- 5 A (8/20 µs)
- Low Capacitance
- DRT: 0.7 pF (Typ)
- DQA: 0.8 pF (Typ)
- Dynamic Resistance: 0.6 Ω (Typ)
- Space-Saving DRT, DQA Packages
- Flow-Through Pin Mapping
概要
The TPD2EUSB30, TPD2EUSB30A, and TPD4EUSB30 are 2 and 4 channel Transient Voltage Suppressor (TVS) based Electrostatic Discharge (ESD) protection diode arrays. The TPDxEUSB30/A devices are rated to dissipate ESD strikes at the maximum level specified in the IEC 61000-4-2 international standard (Contact). These devices also offer 5 A (8/20 µs) peak pulse current ratings per IEC 61000-4-5 (Surge) specification.
The TPD2EUSB30A offers low 4.5-V DC break-down voltage. The low capacitance, low break-down voltage, and low dynamic resistance make the TPD2EUSB30A a superior protection device for high-speed differential IOs.
The TPD2EUSB30 and TPD2EUSB30A are offered in space saving DRT (1 mm × 1 mm) package. The TPD4EUSB30 is offered in space saving DQA (2.5 mm × 1.0 mm) package.
技術資料
種類 | タイトル | 英語版のダウンロード | 日付 | |
---|---|---|---|---|
* | データシート | TPDxEUSB30 2-, 4-Channel ESD Protection for Super-Speed USB 3.0 Interface データシート | 2015年 10月 13日 | |
ユーザー・ガイド | Generic ESD Evaluation Module User's Guide | 2018年 4月 3日 | ||
ホワイト・ペーパー | Designing USB for short-to-battery tolerance in automotive environments | 2016年 2月 10日 | ||
アプリケーション・ノート | ESD Layout Guide | 2015年 3月 4日 | ||
アプリケーション・ノート | Design considerations for system-level ESD circuit protection | 2012年 9月 25日 | ||
アプリケーション・ノート | Reading and Understanding an ESD Protection Datasheet | 2010年 5月 19日 |
設計と開発
追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。ハードウェア開発
概要
特長
- Allows testing of most TI ESD devices
- Many footprints to allow testing of each part
- S-parameter testing for signal integrity
設計ツールとシミュレーション
設計とシミュレーション向けの環境である PSpice for TI を使用すると、内蔵のライブラリを活用して、複雑なミックスド・シグナル設計のシミュレーションを実施することができます。完成度の高い最終機器を設計し、レイアウトの確定や製造開始より前に、ソリューションのプロトタイプを製作することができます。この結果、市場投入期間の短縮と開発コストの削減を実現できます。
設計とシミュレーション向けのツールである PSpice for TI の環境内で、各種 TI デバイスの検索、製品ラインアップの参照、テスト・ベンチの起動、設計のシミュレーションを実施し、選定したデバイスをさらに分析することができます。また、複数の TI デバイスを組み合わせてシミュレーションを実行することもできます。
事前ロード済みの複数のモデルで構成されたライブラリ全体に加えて、PSpice for TI ツール内で各種 TI デバイスの最新の技術関連資料に簡単にアクセスすることもできます。開発中のアプリケーションに適したデバイスを選定できたことを確認した後、TI 製品の購入ページにアクセスして、その製品を購入することができます。
PSpice for TI を使用すると、回路の検討から設計の開発や検証まで、作業の進展に合わせて設計サイクルの各段階で、シミュレーションのニーズに適した各種ツールにアクセスできます。コスト不要で入手でき、開発を容易に開始できます。設計とシミュレーションに適した PSpice スイートをダウンロードして、今すぐ設計を開始してください。
開発の開始
- PSpice for TI シミュレータへのアクセスの申請
- ダウンロードとインストール
- シミュレーション方法説明ビデオのご視聴
特長
- Cadence の PSpice テクノロジーを活用
- デジタル・モデル・スイートが付属する事前インストール済みのライブラリを活用して、ワーストケース・タイミング分析を実現可能
- 動的更新により、最新のデバイス・モデルに確実にアクセス可能
- 精度の低下を招かずに、シミュレーション速度を重視して最適化済み
- 複数製品の同時分析をサポート
- OrCAD Capture フレームワークを土台とし、業界で最も幅広く使用されている回路図のキャプチャとシミュレーションの環境へのアクセスを実現
- オフライン作業が可能
- 以下の点を含め、多様な動作条件とデバイス公差にまたがって設計を検証
- 自動的な測定と後処理
- モンテカルロ分析法
- ワーストケース分析
- 熱解析
CAD/CAE シンボル
パッケージ | ピン数 | ダウンロード |
---|---|---|
USON (DQA) | 10 | オプションの表示 |
購入と品質
- RoHS
- REACH
- デバイスのマーキング
- リード端子の仕上げ / ボールの原材料
- MSL rating/ リフローピーク温度
- MTBF/FIT の推定値
- 原材料組成
- 認定試験結果
- 継続的な信頼性モニタ試験結果
おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。