ホーム パワー・マネージメント マルチチャネル IC (PMIC)

TPS51116

アクティブ

DDR、DDR2、DDR3、DDR3L、LPDDR3、DDR4 向けの包括的な電源ソリューション用途の同期整流降圧コントローラ、3A LDO

製品詳細

Vin (min) (V) 3 Vin (max) (V) 28 Vout (min) (V) 0.75 Vout (max) (V) 3 Features Complete Solution, Shutdown Pin for S3 Iq (typ) (mA) 0.8 Rating Catalog Operating temperature range (°C) -40 to 85 Product type DDR DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3
Vin (min) (V) 3 Vin (max) (V) 28 Vout (min) (V) 0.75 Vout (max) (V) 3 Features Complete Solution, Shutdown Pin for S3 Iq (typ) (mA) 0.8 Rating Catalog Operating temperature range (°C) -40 to 85 Product type DDR DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3
HTSSOP (PWP) 20 41.6 mm² 6.5 x 6.4 VQFN (RGE) 24 16 mm² 4 x 4
  • 同期整流バック・コントローラ(VDDQ)
    • 広い入力電圧範囲: 3.0V~28V
    • 100ns負荷ステップ応答を実現するD−CAP™モード
    • 電流モードを選択することによりセラミック出力コンデンサに対応
    • S4/S5状態のソフトオフに対応
    • RDS(on)または抵抗による電流検知
    • 2.5V (DDR)、1.8V (DDR2)、
      1.5Vまでの可変(DDR3)、1.35V (DDR3L)、1.2V (LPDDR3およびDDR4)または
      出力範囲0.75V~3.0V
    • パワー・グッド、過電圧保護、低電圧保護機能
  • 3A LDO (VTT)、バッファ付き基準電圧(VREF)
    • 3Aのシンク/ソース可能
    • 電力損失の最適化に利用可能なLDO入力
    • 最小出力容量20µF (セラミック)
    • 低ノイズ、バッファ付きの10mA出力電流
    • 精度±20mV (VREF/VTT)
    • ハイ・インピーダンス(S3)およびソフトオフ(S4/S5)に対応
    • サーマル・シャットダウン
  • 同期整流バック・コントローラ(VDDQ)
    • 広い入力電圧範囲: 3.0V~28V
    • 100ns負荷ステップ応答を実現するD−CAP™モード
    • 電流モードを選択することによりセラミック出力コンデンサに対応
    • S4/S5状態のソフトオフに対応
    • RDS(on)または抵抗による電流検知
    • 2.5V (DDR)、1.8V (DDR2)、
      1.5Vまでの可変(DDR3)、1.35V (DDR3L)、1.2V (LPDDR3およびDDR4)または
      出力範囲0.75V~3.0V
    • パワー・グッド、過電圧保護、低電圧保護機能
  • 3A LDO (VTT)、バッファ付き基準電圧(VREF)
    • 3Aのシンク/ソース可能
    • 電力損失の最適化に利用可能なLDO入力
    • 最小出力容量20µF (セラミック)
    • 低ノイズ、バッファ付きの10mA出力電流
    • 精度±20mV (VREF/VTT)
    • ハイ・インピーダンス(S3)およびソフトオフ(S4/S5)に対応
    • サーマル・シャットダウン

TPS51116は、DDR/SSTL-2、DDR2/SSTL-18、DDR3/SSTL-15、DDR3L、LPDDR3、およびDDR4メモリ・システムに完全準拠した電源を提供します。本製品は、同期整流バック・コントローラ、3Aのシンク/ソース・トラッキング・リニア・レギュレータ、低ノイズのバッファ付き基準電圧を内蔵しています。TPS51116は小型、低コストが要求されるシステムに最適です。TPS51116の同期式コントローラは、アダプティブ・オンタイム・コントロール方式を用いた固定の400kHz擬似定周波数PWMで動作し、使い易さと高速過渡応答を優先した D-CAP™モード、またはセラミック出力コンデンサに対応する電流モードで構成することができます。3Aシンク/ソースのLDOは出力容量としてわずか20µF (2×10µF)のセラミック・コンデンサを用いるだけで高速な過渡応答を実現します。さらに、LDO電源入力を外部から取り入れて総電力損失を大きく低減することが可能です。TPS51116は、すべてのスリープ状態制御に対応しており、S3状態(RAMへのサスペンド)ではVTT出力をハイ・インピーダンスにし、S4/S5状態(ディスクへのサスペンド)ではVDDQ、VTT、VTTREFを放電してオフにします(ソフトオフ)。TPS51116はサーマル・シャットダウンを含むすべての保護機能を内蔵しており、20ピンHTSSOP PowerPAD™パッケージと24ピン4×4 QFNで供給されます。

TPS51116は、DDR/SSTL-2、DDR2/SSTL-18、DDR3/SSTL-15、DDR3L、LPDDR3、およびDDR4メモリ・システムに完全準拠した電源を提供します。本製品は、同期整流バック・コントローラ、3Aのシンク/ソース・トラッキング・リニア・レギュレータ、低ノイズのバッファ付き基準電圧を内蔵しています。TPS51116は小型、低コストが要求されるシステムに最適です。TPS51116の同期式コントローラは、アダプティブ・オンタイム・コントロール方式を用いた固定の400kHz擬似定周波数PWMで動作し、使い易さと高速過渡応答を優先した D-CAP™モード、またはセラミック出力コンデンサに対応する電流モードで構成することができます。3Aシンク/ソースのLDOは出力容量としてわずか20µF (2×10µF)のセラミック・コンデンサを用いるだけで高速な過渡応答を実現します。さらに、LDO電源入力を外部から取り入れて総電力損失を大きく低減することが可能です。TPS51116は、すべてのスリープ状態制御に対応しており、S3状態(RAMへのサスペンド)ではVTT出力をハイ・インピーダンスにし、S4/S5状態(ディスクへのサスペンド)ではVDDQ、VTT、VTTREFを放電してオフにします(ソフトオフ)。TPS51116はサーマル・シャットダウンを含むすべての保護機能を内蔵しており、20ピンHTSSOP PowerPAD™パッケージと24ピン4×4 QFNで供給されます。

ダウンロード 字幕付きのビデオを表示 ビデオ

技術資料

star =TI が選定したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアしてから、再度検索を試してください。
18 をすべて表示
種類 タイトル 最新の英語版をダウンロード 日付
* データシート TPS51116 DDR/DDR2/DDR3/DDR3L/LPDDR3/DDR4完全準拠パワー・ソリューション同期整流バック・コントローラ、3A LDO、バッファ付き基準電圧 データシート (Rev. J 翻訳版) PDF | HTML 英語版 (Rev.J) PDF | HTML 2018年 1月 25日
Analog Design Journal Control-Mode Quick Reference Guide (Rev. B) PDF | HTML 2023年 8月 29日
アプリケーション・ノート DDR VTT Power Solutions: A Competitive Analysis (Rev. A) 2020年 7月 9日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版 (Rev.R) 2018年 9月 13日
技術記事 Design advantage of D-CAP control topology PDF | HTML 2017年 4月 13日
技術記事 D-CAP3 – A sequel better than the original PDF | HTML 2015年 5月 7日
その他の技術資料 Computing DDR DC-DC Power Solutions 2012年 8月 22日
アプリケーション・ノート Intel Core i3, i5, i7 [Arrandale] Reference Design 2010年 7月 21日
アプリケーション・ノート Intel EP80579 Tolopai System-on-Chip Reference Design 2010年 7月 21日
アプリケーション・ノート Pwr Ref Design f/'C6472 12-Vin Digital Pwr Controllers and LDOs 2010年 4月 28日
アプリケーション・ノート Power Two Xilinx(TM) LX240 Virtex-6(TM) Devices 2010年 4月 20日
アプリケーション・ノート Power Ref Design for TMS320C6472 5Vin DC/DC Converters (1x C6472) 2010年 3月 31日
アプリケーション・ノート 'C6472 12Vin Flexible Pwr Design Using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
アプリケーション・ノート Power Reference Design for the 'C6472, 12V DCDC Controllers, and LDOs 2010年 3月 26日
アプリケーション・ノート TMS320C6472 5V Input Pwr Design, Integrated FET DC/DC Converters and Controllers 2010年 3月 26日
ユーザー・ガイド Using the TPS51116 (Rev. A) 2008年 11月 12日
アプリケーション・ノート Cyclone™ III FPGA Starter Kit Power Reference Design 2008年 3月 27日
アプリケーション・ノート DDR2 Power Solutions for Notebooks 2004年 5月 24日

設計と開発

その他のアイテムや必要なリソースを参照するには、以下のタイトルをクリックして詳細ページをご覧ください。

評価ボード

TPS51116EVM-001 — TPS51116EVM-001 評価モジュール

The TPS51116EVM evaluation module (EVM) is a dual-output converter for DDR and DDRII memory modules. It uses a 10 A synchronous buck converter to provide the core voltage (VDDQ) for DDR memory modules. The EVM is designed to use a 4.5 V to 28 V supply voltage and a 4.75 V to (...)

ユーザー ガイド: PDF
シミュレーション・モデル

TPS51116 PSpice Transient Model (Rev. B)

SLIM076B.ZIP (101 KB) - PSpice Model
シミュレーション・モデル

TPS51116 TINA-TI Transient Reference Design

SLUM166.TSC (224 KB) - TINA-TI Reference Design
シミュレーション・モデル

TPS51116 TINA-TI Transient Spice Model

SLUM167.ZIP (58 KB) - TINA-TI Spice Model
リファレンス・デザイン

PMP1516 — DDR または DDR2 メモリ・アプリケーション向けの包括的な電源ソリューション

この DDR リファレンス・デザインは、2.5V@6A の VDDQ および 1.25V の VTT を実現します。2.5V の同期整流・降圧コンバータにより 92% の高効率を実現し、また、1.25V では、内蔵 LDO の実装により面積を最小限に抑え、優れたトラッキング性能を提供します。
試験報告書: PDF
回路図: PDF
リファレンス・デザイン

PMP2543 — Altera Cyclone III

The Cyclone III power management design is a complete, non-isolated power solution and provides all 5 required rails for powering the FPGA. The design also includes complete power solutions for DDR Memory VTT and VDDQ rails and USB power. This design is optimized to power the Altera 3C25F324 (...)
試験報告書: PDF
回路図: PDF
パッケージ ピン数 ダウンロード
HTSSOP (PWP) 20 オプションの表示
VQFN (RGE) 24 オプションの表示

購入と品質

記載されている情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL 定格 / ピーク リフロー
  • MTBF/FIT 推定値
  • 材質成分
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果
記載されている情報:
  • ファブの拠点
  • 組み立てを実施した拠点

推奨製品には、この TI 製品に関連するパラメータ、評価基板、またはリファレンス デザインが存在する可能性があります。

サポートとトレーニング

TI E2E™ フォーラムでは、TI のエンジニアからの技術サポートを提供

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください。

TI 製品の品質、パッケージ、ご注文に関するお問い合わせは、TI サポートをご覧ください。​​​​​​​​​​​​​​

ビデオ