組込みコンピューティング向け、包括的な DDR、DDR2、DDR3 メモリ・パワー・ソリューション同期整流降圧コントローラ

トップ

製品の詳細

パラメータ

DDR memory type DDR, DDR2, DDR3, DDR3L, DDR4, LPDDR2, LPDDR3 Control mode Current Mode, D-CAP Iout VDDQ (Max) (A) 25 Iout VTT (Max) (A) 3 Iq (Typ) (mA) 0.8 Output VDDQ, VREF, VTT Vin (Min) (V) 3 Vin (Max) (V) 28 Features Status Pin Rating Catalog Operating temperature range (C) -40 to 85 open-in-new その他の DDR メモリ向け電源 IC

パッケージ|ピン|サイズ

VQFN (RGE) 24 16 mm² 4 x 4 open-in-new その他の DDR メモリ向け電源 IC

特長

  • Synchronous Buck Controller (VDDQ)
    • Wide-Input Voltage Range: 3.0-V to 28-V
    • D-CAP™ Mode with 100-ns Load Step Response
    • Current Mode Option Supports Ceramic Output Capacitors
    • Supports Soft-Off in S4/S5 States
    • Current Sensing from RDS(on) or Resistor
    • 2.5-V (DDR), 1.8-V (DDR2), Adjustable to 1.5-V (DDR3) or
      Output Range 0.75-V to 3.0-V
    • Equipped with Powergood, Overvoltage Protection and
      Undervoltage Protection
  • 3-A LDO (VTT), Buffered Reference (VREF)
    • Capable to Sink and Source 3 A
    • LDO Input Available to Optimize Power Losses
    • Requires Small 20-µF Ceramic Output Capacitor
    • Buffered Low Noise 10-mA VREF Output
    • Accuracy ±20 mV for both VREF and VTT
    • Supports High-Z in S3 and Soft-Off in S4/S5
    • Thermal Shutdown
  • APPLICATIONS
    • DDR/DDR2/DDR3/LPDDR3 Memory Power
      Supplies in Embedded Computing System
    • SSTL-2 SSTL-18 and HSTL Termination

D-CAP, PowerPAD are trademarks of Texas Instruments.

open-in-new その他の DDR メモリ向け電源 IC

概要

The TPS59116 provides a complete power supply for DDR/SSTL-2, DDR2/SSTL-18, and DDR3 memory systems. It integrates a synchronous buck controller with a 3-A sink/source tracking linear regulator and buffered low noise reference. The TPS59116 offers the lowest total solution cost in systems where space is at a premium. The TPS59116 synchronous controller runs fixed 400-kHz pseudo-constant frequency PWM with an adaptive on-time control that can be configured in D-CAP™ Mode for ease of use and fastest transient response or in current mode to support ceramic output capacitors. The 3-A sink/source LDO maintains fast transient response only requiring 20-µF (2 × 10 µF) of ceramic output capacitance. In addition, the LDO supply input is available externally to significantly reduce the total power losses. The TPS59116 supports all of the sleep state controls placing VTT at high-Z in S3 (suspend to RAM) and discharging VDDQ, VTT and VTTREF (soft-off) in S4/S5 (suspend to disk). TPS59116 has all of the protection features including thermal shutdown and is offered in both a 20-pin HTSSOP PowerPAD™ package and 24-pin 4×4 QFN.

open-in-new その他の DDR メモリ向け電源 IC
ダウンロード

技術資料

star = TI が選択したこの製品の主要ドキュメント
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。
すべて表示 2
種類 タイトル 英語版のダウンロード 日付
* データシート Complete DDR, DDR2 and DDR3 Memory Power Solution SBC データシート 2010年 4月 30日
セレクション・ガイド 電源 IC セレクション・ガイド 2018 (Rev. R 翻訳版) 英語版をダウンロード (Rev.R) 2018年 9月 13日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
VQFN (RGE) 24 オプションの表示

購入と品質

含まれる情報:
  • RoHS
  • REACH
  • デバイスのマーキング
  • リード端子の仕上げ / ボールの原材料
  • MSL rating/ リフローピーク温度
  • MTBF/FIT の推定値
  • 原材料組成
  • 認定試験結果
  • 継続的な信頼性モニタ試験結果

おすすめの製品には、この TI 製品に関連するパラメータ、評価モジュール、またはリファレンス・デザインが含まれている場合があります。

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ