2S / 3S リチウムイオン・バッテリ動作デバイス、または非バッテリ動作デバイス向けの設定可能なマルチレール PMIC




Regulated outputs (#) 13 Vin (Min) (V) 5.6 Vin (Max) (V) 21 Iout (Max) (A) 21, 25 Step-down DC/DC controller 3 Step-down DC/DC converter 3 Step-up DC/DC controller 0 Step-up DC/DC converter 0 LDO 4 Iq (Typ) (mA) 0.3 Features Comm Control, Dynamic Voltage Scaling, Enable, Enable Pin, I2C Control, Over Current Protection, Power Good, Power Sequencing, Synchronous Rectification, Thermal Shutdown, UVLO Fixed Operating temperature range (C) -40 to 85 Rating Catalog Processor name X86, ARM, FPGA, Zynq UltraScale+, Artix-7 Processor supplier Xilinx, Altera Shutdown current (Typ) (uA) 65 Configurability Factory programmable, Software configurable open-in-new その他の パワー・マネジメント・マルチチャネル IC(PMIC)


VQFN (RSK) 64 64 mm² 8 x 8 open-in-new その他の パワー・マネジメント・マルチチャネル IC(PMIC)


  • Wide VIN Range From 5.6V to 21 V
  • Three Variable-Output Voltage Synchronous
    Step-Down Controllers With DCAP2™ Topology
    • Scalable Output Current Using External FETs
      With Selectable Current Limit
    • I2C DVS Control From 0.41 V to 1.67 V in
      10-mV Steps or 1 V to 3.575 V in 25-mV Steps
  • Three Variable-Output Voltage Synchronous Step-Down
    Converters With DCS-Control Topology
    • VIN Range From 4.5 V to 5.5 V
    • Up to 3 A of Output Current
    • I2C DVS Control From 0.41 V to 1.67 V
      in 10-mV Steps or 0.425 V to 3.575 V in 25-mV
  • Three LDO Regulators With Adjustable Output Voltage
    • LDOA1: I2C-Selectable Output Voltage
      From 1.35 V to 3.3 V for up to 200 mA of Output
    • LDOA2 and LDOA3: I2C-Selectable Output
      Voltage From 0.7 V to 1.5 V for up to 600 mA of
      Output Current
  • VTT LDO for DDR Memory Termination
  • Three Load Switches With Slew Rate Control
    • Up to 300 mA of Output Current With Voltage
      Drop Less Than 1.5% of Nominal Input Voltage
    • RDSON < 96 mΩ at Input Voltage
      of 1.8 V
  • 5-V Fixed-Output Voltage LDO (LDO5)
    • Power Supply for Gate Drivers of SMPS and
      for LDOA1
    • Automatic Switch to External 5-V Buck for Higher
  • Built-in Flexibility and Configurability by Factory
    OTP Programming
    • Six GPI Pins Configurable to Enable (CTL1 to CTL6)
      or Sleep Mode Entry (CTL3 and CTL6) of Any Selected
    • Four GPO Pins Configurable to Power Good of Any
      Selected Rails
    • Open-Drain Interrupt Output Pin
  • I2C Interface Supports:
    • Standard Mode (100 kHz)
    • Fast Mode (400 kHz)
    • Fast Mode Plus (1 MHz)
open-in-new その他の パワー・マネジメント・マルチチャネル IC(PMIC)


The TPS650860 device is a single-chip power-management IC designed for multicore processors, FPGAs, and other System-on-Chips (SoCs). The TPS650860 offers an input range of 5.6 V to 21 V, enabling a wide range of applications. The device is well suited for NVDC and non-NVDC power architecture using 2S, 3S, or 4S Li-Ion battery packs. See the Application Section for 5-V input supplies. The D-CAP2 and DCS-Control high-frequency voltage regulators use small inductors and capacitors to achieve a small solution size. The D-CAP2 and DCS-Control topologies have excellent transient response performance, which is great for processor core and system memory rails that have fast load switching. An I2C interface allows simple control either by an embedded controller (EC) or by an SoC. The PMIC comes in an 8-mm × 8-mm, single-row VQFN package with thermal pad for good thermal dissipation and ease of board routing.

open-in-new その他の パワー・マネジメント・マルチチャネル IC(PMIC)


= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 18
種類 タイトル 英語版のダウンロード 日付
* データシート TPS650860 Configurable Multirail PMU for Multicore Processors データシート 2015年 12月 10日
アプリケーション・ノート Empowering Designs With Power Management IC (PMIC) for Processor Applications 2019年 11月 25日
ユーザー・ガイド TPS65086720 Part Number Specific Settings and User's Guide 2018年 1月 18日
アプリケーション・ノート Push-Button Circuit 2017年 11月 1日
ホワイト・ペーパー Simple power rail sequencing solutions for complex multi-rail systems 2016年 7月 6日
技術記事 Eliminate multistage architecture and improve industrial PC system efficiency 2016年 4月 22日
アプリケーション・ノート TPS65086x Schematic and Layout Checklist 2015年 12月 2日
ユーザー・ガイド Etna TPS650860 Design Guide 2015年 11月 19日
その他の技術資料 TPS650860 PMIC Product Bulletin 2015年 9月 28日
アプリケーション・ノート Basic Calculation of a Buck Converter's Power Stage 2015年 8月 17日
ホワイト・ペーパー Power management integrated buck controllers for distant point-of-load apps 2015年 8月 14日
アプリケーション・ノート Advantages of the Highly-Programmable DC/DC Controllers in the TPS65086x PMIC 2015年 3月 27日
技術記事 Don’t underestimate the power of an LDO 2013年 10月 19日
技術記事 How to optimize your DSP power budget 2013年 10月 3日
技術記事 "X" Marks the spot - 7 Treasures in a pirate engineer's treasure chest 2013年 9月 19日
アプリケーション・ノート Optimizing Resistor Dividers at a Comparator 2013年 6月 3日
アプリケーション・ノート Controlling switch-node ringing in synchronous buck converters 2012年 4月 26日
アプリケーション・ノート Ringing Reduction Techniques for NexFET High Performance MOSFETs 2011年 11月 16日




評価基板 ダウンロード
document-generic ユーザー・ガイド

Evaluation Module (EVM) for the TPS65086x family. The EVM provides a platform for engineers to evaluate, test, and explore the TPS650860 in a real world application use. All of the sequencing and functionality required for the processor and system is demonstrated on this board. This EVM also (...)

  • DVS
  • Sequencing
  • I2C Communication and Controls
  • Holistic System Example Architecture
  • This circuit design is tested and orderable and includes GUI and User's Guide
評価モジュール(EVM)用 GUI ダウンロード
document-generic ユーザー・ガイド

The IPG-UI GUI can be used to configure multiple PMIC devices to evaluate the features and performance of those devices.  This GUI is build using web based technologies and supports interacting with the EVM hardware using a USB2ANY adapter board. The USB2ANY Explorer is provided to allow (...)

評価モジュール(EVM)用 GUI ダウンロード
SWCC016.ZIP (15862 KB)


ドライバとライブラリ ダウンロード
TPS65086 向け Linux ドライバ
TPS65086SW-LINUX The Linux driver supports the TPS65086 Power Management IC. The Linux driver supports communication through the I2C bus and interfaces with the Regulator sub-system.


Linux Mainline Status

Available in Linux Main line: Yes
Available through git.ti.com: N/A

Supported Devices:

  • tps65086


Linux Source Files

The (...)


シミュレーション・モデル ダウンロード
SWCM006.ZIP (37 KB) - IBIS Model
シミュレーション・モデル ダウンロード
SWCM007.ZIP (26 KB) - IBIS Model


リファレンス・デザイン ダウンロード
Xilinx Zynq UltraScale + リモート・ラジオ・ヘッド(RRH)またはバックホール(BH)に給電するリファレンス・デザイン
PMP12004-HE — このデザインは、Xilinx Zynq UltraScale+(www.xilinx.com/power)の RRH(リモート・ラジオ・ヘッド)への電力供給を目的としており、TPS6508640 を採用した小型で高効率のソリューションです。この PMIC は、複数のレールを単一のデバイスに統合し、高いスイッチング周波数を使用する方法で、サイズ節減、コスト削減、消費電力低減を実現しており、コア電圧用の複数のレールを分離しています。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
VQFN (RSK) 64 オプションの表示



TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。


TI のトレーニングとビデオをすべて表示