トップ

製品の詳細

パラメータ

Output options Adjustable Output Iout (Max) (A) 3 Vin (Max) (V) 5.5 Vin (Min) (V) 0.8 Vout (Max) (V) 3.6 Vout (Min) (V) 0.8 Noise (uVrms) 13 Iq (Typ) (mA) 3 Thermal resistance θJA (°C/W) 27 Load capacitance (Min) (µF) 0 Rating Catalog Regulated outputs (#) 1 Features Enable, Power Good, Soft Start Accuracy (%) 1 PSRR @ 100 KHz (dB) 50 Dropout voltage (Vdo) (Typ) (mV) 115 Operating temperature range (C) -40 to 125 open-in-new その他の リニア・レギュレータ(LDO)

パッケージ|ピン|サイズ

TO-263 (KTW) 7 154 mm² 10.1 x 15.24 VQFN (RGR) 20 12 mm² 3.5 x 3.5 VQFN (RGW) 20 25 mm² 5 x 5 open-in-new その他の リニア・レギュレータ(LDO)

特長

  • 入力電圧範囲: 1.1V~5.5V
  • ソフトスタート(SS)ピンによるリニア・スタートアップ、外付けコンデンサで上昇時間を設定可能
  • 全入力電圧範囲、全負荷、全温度範囲に対して1%の精度
  • 外部バイアス電源により0.9Vの低入力電圧をサポート
  • 可変出力: 0.8V~3.6V
  • 超低ドロップアウト: 3.0Aで115mV (標準値)
  • 任意の出力コンデンサまたは出力コンデンサなしで安定
  • 非常に優れた過渡応答
  • オープンドレインのパワー・グッド(VQFNのみ)
  • パッケージ: 5mm×5mm×1mm VQFN (RGW)、3.5mm×3.5mm VQFN (RGR)、DDPAK

All trademarks are the property of their respective owners.

open-in-new その他の リニア・レギュレータ(LDO)

概要

TPS74401低ドロップアウト(LDO)リニア・レギュレータは、広範なアプリケーション向けの使いやすく堅牢な電力管理ソリューションです。ソフトスタートをユーザーがプログラム可能なため、スタートアップ時の容量性突入電流を低減して、入力電源のストレスを最小限に抑えることができます。ソフトスタートは単調性で、多くの種類のプロセッサおよび特定用途向け集積回路(ASIC)の電源に適しています。イネーブル入力とパワー・グッド出力により、外部レギュレータとの間でシーケンシングを簡単に実行できます。このような高い柔軟性により、FPGAやDSP、その他特別なスタートアップ条件を持つアプリケーションのシーケンス制御条件を満たすソリューションを作成できます。

高精度の基準電圧およびエラー・アンプは、負荷、ライン、温度、プロセスの範囲全体にわたって1%の精度を維持します。TPS74401ファミリのLDOは出力コンデンサなしでも、またはセラミック出力コンデンサでも安定動作します。このデバイスは、TJ = -40℃~125℃において完全に動作が規定されています。 TPS74401は2つの20ピンの小型VQFNパッケージ(5mm×5mmのRGW、および3.5mm×3.5mmのRGRパッケージ)で供給され、ソリューションの総合的な小型化に役立ちます。
さらに大きな消費電力を必要とするアプリケーション向けに、DDPAK (KTW)パッケージも用意されています。

open-in-new その他の リニア・レギュレータ(LDO)
ダウンロード
おすすめの類似製品
open-in-new 製品の比較
機能およびピン配置は同じだが、同等ではない比較製品
TPS74901 アクティブ シングル出力 3A LDO レギュレータ、可変(0.8V ~ 3.6V)、プログラマブル・ソフト・スタート パワーグッド / イネーブル機能搭載 3A、低 VIN(0.8V)、可変超低ドロップアウト電圧レギュレータ
機能は同じだが、ピン配列、またはパラメーターが同等ではない比較製品
NEW TPS7A53 アクティブ 3-A, low-VIN (1.1-V), low-noise, high-accuracy, ultra-low-dropout (LDO) voltage regulator プログラム可能な出力、0.5% 精度を提供しドロップアウトを向上した 3A、低ノイズ(4.4uVrms)LDO
TPS7A84A アクティブ 3A、高精度(0.75W)、低ノイズ(4.4μVRMS) LDO レギュレータ プログラム可能な出力、0.75% 精度、0.5V リファレンス搭載 3A、低ノイズ(4.4uVrms)LDO

技術資料

= 主要な資料
結果が見つかりませんでした。検索条件をクリアして、もう一度検索を行ってください。 すべて表示 20
種類 タイトル 英語版のダウンロード 日付
* データシート TPS74401 3.0A、Ultra-LDO、ソフトスタートのプログラム可能 データシート (Rev. R 翻訳版) 英語版をダウンロード (Rev.R) 2017年 6月 1日
アプリケーション・ノート Using Thermal Calculation Tools for Analog Components 2019年 8月 30日
アプリケーション・ノート A Topical Index of TI LDO Application Notes 2019年 6月 27日
技術記事 LDO basics: capacitor vs. capacitance 2018年 8月 1日
技術記事 LDO Basics: Preventing reverse current 2018年 7月 25日
技術記事 LDO basics: introduction to quiescent current 2018年 6月 20日
セレクション・ガイド Low Dropout Regulators Quick Reference Guide 2018年 3月 21日
セレクション・ガイド 低ドロップアウト(LDO)レギュレータ クイック・リファレンス・ガイド (Rev. N 翻訳版) 最新の英語版をダウンロード (Rev.P) 2017年 8月 15日
アプリケーション・ノート LDO Noise Demystified 2017年 8月 9日
アプリケーション・ノート LDO PSRR Measurement Simplified 2017年 8月 9日
技術記事 LDO basics: noise – part 1 2017年 6月 14日
アプリケーション・ノート 新しい熱評価基準の解説 英語版をダウンロード 2013年 7月 2日
アプリケーション・ノート 4Q 2012 Issue Analog Applications Journal 2012年 9月 25日
アプリケーション・ノート LDO noise examined in detail 2012年 9月 25日
アプリケーション・ノート Power Solution Using Discrete DC/DC Converters and LDOs 2010年 8月 26日
アプリケーション・ノート Power Ref Design for TMS320C6472, 12-Vin Digital Pwr Cntrlrs, and LDOs 2010年 5月 24日
アプリケーション・ノート 12Vin design using Digital Power Controllers and LDOs (8x C6472) 2010年 4月 28日
アプリケーション・ノート 12Vin Flexible Power Design using DCDC Controllers and LDOs (8x C6472) 2010年 3月 26日
アプリケーション・ノート 効率80%、損失1W以下を実現可能な3A、1.2VOUT、リニア・レギュレータ 英語版をダウンロード 2007年 2月 26日
ユーザー・ガイド TPS74x01EVM-118 User's Guide 2006年 6月 20日

設計と開発

追加の事項や他のリソースを参照するには、以下のタイトルをクリックすると、詳細ページを表示できます。

ハードウェア開発

評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The DAC38RF80EVM is the circuit board for evaluating DAC38RF80/84/90 digital-to-analog converters (DACs). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate. It is designed to work with the FPGA-based pattern generator card TSW14J56EVM (Rev B and up). The available (...)

特長
  • Allows evaluation of DAC38RF80/84/90 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with 2:1 impedance transformer for (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要
DAC38RF82EVM は DAC38RF82/83/85/93 D/A コンバータ(DAC)の評価のためのボードです。この EVM により、最大 9GSPS のサンプリング・レートの DAC の性能を評価できます。また、TSW14J56 EVM との組み合わせが可能です。使用可能な FMC コネクタにより、DAC から、サード・パーティー・ベンダの FPGA 開発ボードへのインターフェイスが可能になります。また、DAC とオンボードの LMK04828 クロック・チップを SPI 経由で制御するための使いやすいソフトウェア・インターフェイスも用意されています。
特長
  • DAC38RF82/83/85/93 を最大 9GSPS のサンプリング・レートで評価可能
  • FMC 経由で最大 12.5Gbps の SerDes シグナリング・レートをサポート
  • VCO を 2 個搭載した 低位相ノイズのオンチップ PLL を内蔵し、システム・クロック生成を簡素化。外部クロック・モードもサポート。
  • AC 結合型の差動出力と、平衡型から不平衡型への変換のためのオンボード 2:1 インピーダンス・トランス
  • 使いやすいソフトウェア・インターフェイスとデータ・パターン生成ツール
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要
The DAC38RF86 evaluation module (EVM) is the circuit board for evaluating DAC38RF86 digital-to-analog converters (DACs). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC connector also (...)
特長
  • Allows evaluation of DAC38RF86 or DAC38RF96 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with integrated impedance transformer (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要
The DAC38RF87 evaluation module (EVM) is the circuit board for evaluating the DAC38RF87 digital-to-analog converter (DAC). The EVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC connector (...)
特長
  • Allows evaluation of DAC38RF87/97 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with integrated impedance transformer (DAC38RF87) for (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
概要

The DAC38RF89 evaluation module (EVM) is the circuit board for evaluating DAC38RF89 digital-to-analog converters (DACs). The DAC38RFEVM can be used to evaluate the performance of the DAC up to 9-GSPS sampling rate and is designed to work with the TSW14J56EVM (Rev B and up). The available FMC (...)

特長
  • Allows evaluation of DAC38RF89 up to 9-GSPS sampling rate
  • Supports up to 12.5-Gbps SerDes signaling rate across FMC
  • Two on-chip PLLs with superior phase noise to simplify system clock generation; also supports external clock mode
  • AC-coupled output with integrated impedance transformer (DAC38RF89) for (...)
評価基板 ダウンロード
document-generic ユーザー・ガイド
$10.00
概要

The TPS74401EVM-118 evaluation module (EVM) is designed to help the user easily evaluate and test the operation and functionality of the TPS74401 LDO linear regulator. The EVM uses the TPS74401, 3 A linear regulator with programmable soft-start and integrated power good (PG). Refer to (...)

特長
  • Supports input voltages as low as 0.9 V with external bias supply due to ultra-low dropout
  • Adjustable output (0.8 V to 3.6 V) up to 3 A
  • Soft-start time set by external capacitor
  • Stable with any or no output capacitor
  • 1% accuracy over line, load and temperature
  • Open drain power good (PG)
  • 5 mm x 5 mm (...)

設計ツールとシミュレーション

シミュレーション・モデル ダウンロード
SBVM619.ZIP (3 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SLIM008B.ZIP (63 KB) - PSpice Model
シミュレーション・モデル ダウンロード
SLIM009.TSC (89 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SLIM010.TSC (120 KB) - TINA-TI Reference Design
シミュレーション・モデル ダウンロード
SLIM011.ZIP (35 KB) - TINA-TI Spice Model
回路図 ダウンロード
SLVR303A.PDF (196 KB)
回路図 ダウンロード
SLVR306.PDF (92 KB)
回路図 ダウンロード
SLVR354.PDF (150 KB)
回路図 ダウンロード
SLVR355.PDF (141 KB)
回路図 ダウンロード
SLVR356.PDF (193 KB)

リファレンス・デザイン

リファレンス・デザイン ダウンロード
RF サンプリング DAC のスプールとフェーズ・ノイズを最適化する電源のリファレンス・デザイン
TIDA-01215 — This reference design provides an efficient power supply scheme to power-up the RF-sampling DAC38RF8x digital-to-analog data converter (DAC) without sacrificing performance and also reduces board area and BOM. The reference design uses both DC/DC switchers and an LDO to power-up the DAC38RF8x while (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
RF サンプリング S バンド・レーダー・トランスミッタのリファレンス・デザイン
TIDA-01240 — Synthesis of waveforms appropriate for an S-band multifunction phased array radar (MPAR) is demonstrated with an RF sampling architecture utilizing the DAC38RF80, a 9GSPS 16-bit digital-to-analog converter (DAC). The RF sampling transmit architecture simplifies the signal chain, bringing the data (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
電流共用デュアル LDO
TIDA-00270 この電源のトポロジーでは、並列動作する 2 個の LDO を使用して 6A をソースすることができます。このソリューションでは 2 個の TPS74401 の間で電流を均等にソースし、それぞれが 3A の電流を供給します。このデザインでは、単一の LDO で通常供給できる量に比べて、より大きい電流を供給できます。また、個別の LDO を 1 個使用する場合では利用できない、追加のヒートシンクを取り付けることもできます。
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
連続波の位相整列マルチトーン・ジェネレータ:DC ~ 6GHz 対応 RF サンプリング DAC のリファレンス・デザイン
TIDA-01084 The TIDA-01084 reference design demonstrates the use of RF sampling DAC to generate continuous phase-aligned multitone waveforms. With four 48-bit independent NCOs, the 14-bit, 9GSPS DAC38RF83 can generate four CW tones placed anywhere within the first Nyquist zone or up to 6 GHz in the second.

This (...)

document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
SDI ビデオ アグリゲーション・リファレンス・デザイン
TIDA-00352 This verified reference design is a complete four channel SDI aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous HD-SDI sources together into one 5.94 Gbps serial link. The serial data is transferred via copper or optical fiber where a second TLK10022 is used (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
DisplayPort ビデオ 4:1 アグリゲーション・リファレンス・デザイン
TIDA-00309 This verified reference design is a complete four channel DisplayPort aggregation and de-aggregation solution. One TLK10022 is used to aggregate four synchronous DisplayPort (DP) sources together into one 10.8 Gbps serial link. The serial data is transferred via copper or optical fiber where a (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
ギガビット・イーサネット・リンク・アグリゲータ・リファレンス・デザイン
TIDA-00269 The Gigabit Ethernet Link Aggregator reference design features the TLK10081 device which is a multi-rate link aggregator intended for use in high-speed bi-directional point-to-point data transmission systems to reduce the number of physical links by multiplexing lower speed serial links into higher (...)
document-generic 回路 document-generic ユーザー・ガイド
設計ファイル
リファレンス・デザイン ダウンロード
デュアル・チャネル XAUI、SFI リファレンス・デザイン、2 基以上の SFP+ 光学ポート付きシステム用
TIDA-00234 The TIDA-00234 XAUI to SFI reference design is intended for Enterprise and Service Provider Networking applications like Ethernet Switches and Routers that implement multiple 10G Ethernet compliant Optical (SFP+) ports. This reference design features the TLK10232 device which is the most compact (...)
document-generic 回路 document-generic ユーザー・ガイド
リファレンス・デザイン ダウンロード
FPGA ファームウェア例、Altera FPGA と高速 LVDS インターフェイス・データ・コンバータのインターフェイス方法
TIDA-00069 このリファレンス・デザインと関連するサンプル Verilog コードは、Altera FPGA をテキサス・インスツルメンツの高速 LVDS インターフェイス A/D コンバータ(ADC)と D/A コンバータ(DAC)にインターフェイスする場合の開始点として使用できます。ファームウェアの実装と必要なタイミング制約についても説明しています。
document-generic 回路 document-generic ユーザー・ガイド

CAD/CAE シンボル

パッケージ ピン数 ダウンロード
DDPAK/TO-263 (KTW) 7 オプションの表示
VQFN (RGR) 20 オプションの表示
VQFN (RGW) 20 オプションの表示

購入と品質

サポートとトレーニング

TI E2E™ Forums (英語) では、TI のエンジニアからの技術サポートが活用できます

コンテンツは、TI 投稿者やコミュニティ投稿者によって「現状のまま」提供されるもので、TI による仕様の追加を意図するものではありません。使用条件をご確認ください

TI 製品の品質、パッケージ、ご注文に関する質問は、TI サポートのページをご覧ください。

トレーニング・シリーズ

TI のトレーニングとビデオをすべて表示

ビデオ

関連ビデオ